[發(fā)明專利]具有可選擇的源端延遲和目的地端延遲控制的源同步接口

在審

• 申請?zhí)枺?/td>: 202110614064.0
• 申請日: 2021-06-02
• 公開（公告）號: CN113765514A
• 公開（公告）日: 2021-12-07
• 發(fā)明（設計）人: B·S·索尼;D·錢德拉·喬希
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

本公開實施例公開了具有可選擇的源端延遲和目的地端延遲控制的源同步接口。一種用于源同步型接口的發(fā)送器電路包括觸發(fā)器，該觸發(fā)器具有被配置為接收串行數據的數據輸入、被配置為接收源時鐘的時鐘輸入和耦合到數據線的數據輸出。第一多路復用器具有被配置為接收源時鐘的第一輸入、被配置為接收相移時鐘(從源時鐘偏移90度)的第二輸入以及耦合到時鐘線的時鐘輸出。控制電路操作以控制由第一多路復用器選擇源時鐘作為在時鐘線上發(fā)送的傳送時鐘，以用于在目的地實現時的時鐘上的延遲。可選地，如果系統(tǒng)在源實現時被配置為時鐘上的延遲，則控制電路使第一多路復用器選擇相移時鐘作為通過時鐘線發(fā)送的傳送時鐘。

技術領域

本發(fā)明總體涉及源同步型接口電路，并且特別涉及具有用于選擇源端延遲(DoS)和目的地端延遲(DoD)定時的增強的可配置性的源同步型接口。

背景技術

請參閱圖1，其中示出了源同步型接口的框圖。第一設備10與第二設備12互連。在該圖示中，第一設備10起發(fā)送器的作用，并且第二設備12起接收器的作用。作為示例，第一設備10可以包括媒體訪問控制(MAC)電路，并且第二設備12可以包括物理層(PHY)電路。發(fā)送器(第一)設備10通過包括一條或多條數據線16d和時鐘線16c的有線互連16發(fā)送數據(TXDATA)和時鐘(TXCLK)兩者。例如，線16d、16c可以各自包括單根物理配線(參考公共地)，或者可選地，各自支持使用兩根物理配線的互補(或差分)信令。

為了在第二設備12處實現數據TXDATA的正確捕獲，在第二設備12處用于數據捕獲的時鐘(這里稱為目的地時鐘DSTCLK)優(yōu)選地與在第一設備10處用于產生數據的時鐘(稱為源時鐘SRCCLK)在相位上偏移90度。這種相位偏移可以通過多種方式實現。

圖2A示出了一種選擇，本文中稱為源端延遲(DoS)，其中第一設備10中的延遲電路20通過對源時鐘SRCCLK施加90度相移來產生傳送時鐘TXCLK。源時鐘SRCCLK用于給觸發(fā)器22提供時鐘，觸發(fā)器22的輸入串行地接收要發(fā)送的數據(Data)，并且觸發(fā)器22的輸出產生傳送數據TXDATA以應用到接口16。在該實現中，由于傳送時鐘TXCLK已經相對于源時鐘SRCCLK相移90度，因此由第二設備12接收的傳送時鐘TXCLK是目的地時鐘DSTCLK。目的地時鐘DSTCLK用于給第二設備12中的觸發(fā)器24提供時鐘，該觸發(fā)器24的輸入串行地接收來自互連16的傳送數據TXDATA，并且觸發(fā)器24的輸出產生數據(Data)。

圖2B示出了另一種選擇，本文中稱為目的地延遲(DoD)，其中第二設備12中的延遲電路26通過對經由接口16接收的傳送時鐘TXCLK施加90度相移來產生目的地時鐘DSTCLK。第一設備10中的源時鐘SRCCLK用于給觸發(fā)器22提供時鐘，觸發(fā)器22的輸入串行地接收要發(fā)送的數據(Data)，并且觸發(fā)器22的輸出產生傳送數據TXDATA以應用到接口16。在此實現中，傳送時鐘TXCLK為源時鐘SRCCLK。目的地時鐘DSTCLK用于給第二設備12中的觸發(fā)器24提供時鐘，該觸發(fā)器24的輸入串行地接收來自互連16的傳送數據TXDATA，并且觸發(fā)器24的輸出產生數據(Data)。

發(fā)明內容

在一種實施方式中，一種系統(tǒng)利用源同步型接口，并且該系統(tǒng)包括：發(fā)送器電路；以及接收器電路；其中，發(fā)送器電路使用包括數據線和時鐘線的源同步型接口耦合到接收器電路。發(fā)送器電路包括：第一觸發(fā)器，具有被配置為接收串行數據的數據輸入、被配置為接收源時鐘的時鐘輸入和耦合到數據線的數據輸出；第一多路復用器，具有被配置為接收源時鐘的第一輸入、被配置為接收相移時鐘的第二輸入、以及耦合到時鐘線的第一時鐘輸出，其中，相移時鐘從源時鐘偏移90度；以及控制電路，被配置為：如果系統(tǒng)被配置為在接收器電路中的目的地處對時鐘延遲，則控制由第一多路復用器選擇源時鐘作為通過時鐘線發(fā)送的傳送時鐘；如果系統(tǒng)被配置為在發(fā)送器電路中的源處對時鐘的延遲，則控制由第一多路復用器選擇相移時鐘作為通過時鐘線發(fā)送的傳送時鐘。