[發明專利]分支預測的方法及其微處理器以及數據處理系統

在審

• 申請號: 202110595168.1
• 申請日: 2021-05-28
• 公開（公告）號: CN113760371A
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 陳丁明
• 申請（專利權）人: 晶心科技股份有限公司
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 宋興;臧建明

1.一種微處理器，包括：

轉譯后備緩沖器，包含可通過分支地址和非分支地址的指令地址尋址的N組多個轉譯后備緩沖器條目，在指令提取時將指令地址的虛擬頁地址轉譯為物理頁地址，且根據指令地址來決定是否命中轉譯后備緩沖器多個轉譯后備緩沖器條目的一個條目，每一轉譯后備緩沖器條目包含虛擬頁地址和對應于該虛擬頁地址的物理頁地址，其中N是大于0的整數；以及

分支目標緩沖器，包含可通過分支地址尋址的多個分支目標緩沖器條目，每一條目包含一個分支地址簡碼，和一個對應于該分支地址的目標地址簡碼，且根據命中的轉譯后備緩沖器條目的轉譯后備緩沖器路碼來判斷是否至少命中多個分支目標緩沖器條目之一，其中轉譯后備緩沖器路碼代表N組轉譯后備緩沖器條目組的其中一組。

2.根據權利要求1所述的微處理器，

其中使用所述分支目標緩沖器中至少一個條目內的目標地址簡碼的一部分搜尋所述轉譯后備緩沖器，以便將至少一個所述分支目標緩沖器條目內的所述目標地址簡碼轉譯為所述分支目標地址的虛擬頁地址，以及

其中由所述分支目標緩沖器透過串接所述轉譯后備緩沖器轉譯出的所述虛擬頁地址與所述分支目標緩沖器中至少一個條目內所述目標地址簡碼的一部分來產生所述分支地址的所述分支目標地址。

3.根據權利要求1所述的微處理器，其中所述分支目標緩沖器透過串接分支地址的一部分與所述轉譯后備緩沖器路碼以形成一串接地址，且比較該串接地址與所述分支目標緩沖器的條目中的分支地址簡碼以判斷是否命中至少一個所述分支目標緩沖器的條目。

4.根據權利要求1所述的微處理器，其中所述轉譯后備緩沖器使用所述分支地址的一部分搜索以取得對應于所述轉譯后備緩沖器的至少一個條目的轉譯后備緩沖器路碼。

5.根據權利要求1所述的微處理器，其中所述分支目標緩沖器條目以M路相聯映像方式組成，其中M是大于0的整數，且至少命中多個分支目標緩沖器條目之一包含命中此M個分支目標緩沖器條目之一。

6.根據權利要求1所述的微處理器，其中所述轉譯后備緩沖器僅包含指令地址。

7.根據權利要求1所述的微處理器，其中所述轉譯后備緩沖器具有不同分頁大小的條目。

8.根據權利要求1所述的微處理器，其中每一所述分支目標緩沖器的條目中進一步包含一相同頁位以標記所述分支目標地址的虛擬頁地址與所述分支地址相同，并將所述分支地址的虛擬頁地址用于形成分支目標地址。

9.根據權利要求1所述的微處理器，進一步包括：

一個指令轉譯后備緩沖器，包含由所述指令地址尋址的多個指令轉譯后備緩沖器條目，每一指令轉譯后備緩沖器條目包含虛擬頁地址和用以對映至所述轉譯后備緩沖器N組條目之一的轉譯后備緩沖器路碼，

其中所述轉譯后備緩沖器路碼用于與所述分支目標緩沖器的至少一個條目做比較以判斷是否命中所述分支目標緩沖器。

10.根據權利要求9所述的微處理器，其中所述指令轉譯后備緩沖器條目以K路相聯映射組成；其中K是大于0的整數。

11.根據權利要求9所述的微處理器，其中，當分支頁地址不在所述指令轉譯后備緩沖器中時，所述指令轉譯后備緩沖器透過虛擬地址查找操作存取所述轉譯后備緩沖器以查找分支頁地址，其中所述轉譯后備緩沖器中與分支頁地址相關聯的條目內的物理頁地址和其轉譯后備緩沖器路碼用于替換所述指令轉譯后備緩沖器中的一個條目。

12.根據權利要求9所述的微處理器，其中，當分支頁地址不在所述指令轉譯后備緩沖器中時，所述指令轉譯后備緩沖器透過虛擬地址查找操作存取所述轉譯后備緩沖器以查找分支頁地址，其中所述轉譯后備緩沖器中與分支頁地址相關聯的條目的轉譯后備緩沖器路碼直接提供給所述分支目標緩沖器以用于判斷是否命中所述分支目標緩沖器。