[發明專利]半導體裝置

在審

• 申請號: 202110593985.3
• 申請日: 2021-05-28
• 公開（公告）號: CN113764521A
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 迫纮平;高橋徹雄;藤井秀紀
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/423;H01L29/861
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 何立波;張天舒

1.一種半導體裝置，其具有：

半導體基板，其在第1主面和與所述第1主面相對的第2主面之間具有第1導電型的漂移層；以及

IGBT區域及二極管區域，它們彼此相鄰地設置于所述半導體基板，

其中，

所述IGBT區域具有：

第2導電型的基極層，其設置于所述半導體基板的所述第1主面側的表層；

第1導電型的發射極層，其選擇性地設置于所述基極層的所述第1主面側的表層；

有源溝槽柵極，其在沿所述半導體基板的所述第1主面的第1方向上并排地形成多個，在將所述發射極層及所述基極層貫穿的有源溝槽內具有被施加柵極電壓的有源溝槽柵極電極，該有源溝槽柵極電極隔著絕緣膜面向所述漂移層而設置；以及

第2導電型的集電極層，其設置于所述半導體基板的所述第2主面側的表層，

所述二極管區域具有：

第2導電型的陽極層，其設置于所述半導體基板的所述第1主面側的表層；

第1導電型的陰極層，其設置于所述半導體基板的所述第2主面側的表層；以及

啞溝槽柵極，其在所述半導體基板的所述第1方向上并排地形成多個，在將所述陽極層貫穿的啞溝槽內具有不被施加柵極電壓的啞溝槽柵極電極，該啞溝槽柵極電極隔著絕緣膜面向所述漂移層，

該半導體裝置具有：

邊界溝槽，其在俯視觀察時所述IGBT區域和所述二極管區域相鄰的位置處，具有位于比所述有源溝槽或所述啞溝槽深的所述漂移層處的底面，該邊界溝槽具有將所述底面和所述第1主面連接且彼此相對的一個側壁及另一個側壁；以及

邊界溝槽柵極電極，其在所述底面、所述一個側壁和所述另一個側壁被邊界溝槽絕緣膜覆蓋的所述邊界溝槽的內部，隔著所述邊界溝槽絕緣膜面向所述基極層、所述陽極層及所述漂移層，遍及面向所述漂移層的區域且從所述邊界溝槽的所述一個側壁側遍及至所述另一個側壁側而設置。

2.根據權利要求1所述的半導體裝置，其中，

所述集電極層和所述陰極層在與所述底面相對的位置處至少一部分接觸。

3.根據權利要求1或2所述的半導體裝置，其中，

所述基極層和所述陽極層在從所述第1主面朝向所述第2主面的方向上為相同的深度。

4.根據權利要求1至3中任一項所述的半導體裝置，其中，

所述邊界溝槽的所述底面比所述有源溝槽的底面深且為與所述啞溝槽的底面相同的深度。

5.根據權利要求1至3中任一項所述的半導體裝置，其中，

所述邊界溝槽的所述底面比所述啞溝槽的底面深且為與所述有源溝槽的底面相同的深度。

6.根據權利要求1至5中任一項所述的半導體裝置，其中，

在從所述第1主面起的深度比所述基極層深的位置具有面向所述基極層的第1導電型的載流子積蓄層。

7.根據權利要求1至6中任一項所述的半導體裝置，其中，

所述邊界溝槽位于所述啞溝槽和所述有源溝槽之間，所述邊界溝槽與所述有源溝槽的間隔比所述邊界溝槽與所述啞溝槽的間隔窄。

8.根據權利要求1至7中任一項所述的半導體裝置，其中，

所述邊界溝槽及所述有源溝槽的溝槽的寬度比所述啞溝槽的溝槽的寬度寬。

9.根據權利要求1至7中任一項所述的半導體裝置，其中，

所述邊界溝槽及所述啞溝槽的溝槽的寬度比所述有源溝槽的溝槽的寬度寬。

10.根據權利要求1至9中任一項所述的半導體裝置，其中，

還具有背面啞溝槽，該背面啞溝槽在與所述邊界溝槽的所述底面相對的位置具有背面啞溝槽底面，該背面啞溝槽具有將所述背面啞溝槽底面和所述第2主面連接的背面啞溝槽側壁，

所述背面啞溝槽面向所述集電極層、所述陰極層、及所述漂移層。