[發(fā)明專利]一種寬量程壓力傳感器芯片及其單片集成制備方法在審
| 申請?zhí)枺?/td> | 202110593586.7 | 申請日: | 2021-05-28 |
| 公開(公告)號: | CN113371674A | 公開(公告)日: | 2021-09-10 |
| 發(fā)明(設(shè)計(jì))人: | 王高峰;王明浩;程瑜華 | 申請(專利權(quán))人: | 杭州電子科技大學(xué)溫州研究院有限公司;杭州電子科技大學(xué) |
| 主分類號: | B81B7/02 | 分類號: | B81B7/02;B81C1/00 |
| 代理公司: | 杭州君度專利代理事務(wù)所(特殊普通合伙) 33240 | 代理人: | 陳煒 |
| 地址: | 325024 浙江省溫州市龍*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 量程 壓力傳感器 芯片 及其 單片 集成 制備 方法 | ||
1.一種寬量程壓力傳感器芯片,其特征在于:包括從下至上依次層疊設(shè)置的背面玻璃層(12)、SOI底硅層(10)、SOI埋氧層(9)、SOI頂硅層(8)、聚酰亞胺鈍化層(7),共同構(gòu)成傳感器芯片結(jié)構(gòu);所述的背面玻璃層(12)與SOI底硅層(10)通過陽極鍵合工藝鍵合在一起,并形成壓力傳感器的真空腔室;SOI頂硅層(8)和聚酰亞胺鈍化層(7)共同構(gòu)成壓力敏感膜;分布在SOI頂硅層(8)上的四個(gè)壓阻構(gòu)成惠斯通電橋結(jié)構(gòu);當(dāng)外界壓力變化時(shí),壓力敏感膜的形變引起四個(gè)壓阻的阻值發(fā)生變化并導(dǎo)致惠斯通電橋結(jié)構(gòu)的輸出電壓變化;通過檢測該輸出電壓的大小推算出外界壓力的大小。
2.根據(jù)權(quán)利要求1所述的一種寬量程壓力傳感器芯片,其特征在于:SOI頂硅層(8)中的壓阻由低濃度的硼摻雜硅形成;背面玻璃層(12)與SOI底硅層(10)通過陽極鍵合工藝鍵合前,在SOI硅片的邊緣通過高功率濺射一層金屬鋁,形成SOI硅片正反面之間的導(dǎo)電通路,避免陽極鍵合過程的失敗或擊穿壓阻。
3.根據(jù)權(quán)利要求1所述的一種寬量程壓力傳感器芯片,其特征在于:各壓阻之間的互連線由蒸發(fā)沉積的鋁構(gòu)成,通過鋁與摻雜硅之間的歐姆接觸來實(shí)現(xiàn)導(dǎo)通。
4.根據(jù)權(quán)利要求1所述的一種寬量程壓力傳感器芯片,其特征在于:壓阻的長和寬分別為250微米和20微米;四個(gè)壓阻分別為依次排列的壓阻R1、R2、R3、R4;壓阻R1與壓阻R2的間距,以及壓阻R3與壓阻R4的間距均為140微米;壓阻R2與壓阻R3的間距為50微米;SOI頂硅層(8)的長、寬、厚分別為900、450、50微米。
5.如權(quán)利要求1所述的一種寬量程壓力傳感器芯片的單片集成制備方法;其特征在于,具體步驟為:
S1:采用SOI作為襯底,利用光刻,離子注入,等離子體增強(qiáng)化學(xué)氣相沉積,反應(yīng)離子刻蝕,旋涂,蒸發(fā)沉積,濕法腐蝕以及剝離等微加工工藝,形成四個(gè)壓阻,焊盤和互連線(5)以及鈍化層(7)的平面結(jié)構(gòu);
S2:采用雙面對準(zhǔn)光刻,背面深硅刻蝕,RIE刻蝕埋氧層以及背面硅-玻璃陽極鍵合工藝,形成壓力傳感器的真空腔室(11)。
6.根據(jù)權(quán)利要求5所述的單片集成制備方法,其特征在于:步驟S1的具體過程如下:
1)使用SOI硅片作為襯底,將襯底清洗、吹干并烘烤;
2)旋涂一層正性光刻膠并進(jìn)行光刻圖形化,形成硼離子注入窗口;
3)硼離子注入,形成輕摻雜的壓阻結(jié)構(gòu);
4)用聚酰亞胺薄膜覆蓋壓阻區(qū)域,采用深硅刻蝕將對準(zhǔn)標(biāo)記轉(zhuǎn)移到硅襯底;
5)旋涂一層正性光刻膠并進(jìn)行光刻圖形化,形成二次硼離子注入窗口;
6)硼離子注入,形成重?fù)诫s的接觸點(diǎn)和導(dǎo)線;
7)PECVD沉積一層氧化硅;
8)旋涂一層正性光刻膠并進(jìn)行光刻圖形化,形成氧化硅刻蝕窗口;
9)RIE刻蝕氧化硅,暴露出離子注入?yún)^(qū)域和鋁導(dǎo)線的接觸點(diǎn);
10)蒸發(fā)沉積一層金屬鋁作為導(dǎo)電金屬層;
11)旋涂一層正性光刻膠并進(jìn)行光刻圖形化,形成濕法腐蝕鋁的掩模;
12)濕法腐蝕鋁金屬層,形成金屬互連線和焊盤;
13)旋涂沉積一層聚酰亞胺薄膜作為聚酰亞胺鈍化層(7);
14)旋涂一層正性光刻膠并進(jìn)行光刻圖形化,形成聚酰亞胺的刻蝕窗口;
15)RIE刻蝕聚酰亞胺,暴露出鋁焊盤的窗口以及SOI邊緣的頂硅層;
16)蒸發(fā)沉積一層金屬鋁作為SOI頂層硅和底層硅的導(dǎo)電金屬層。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杭州電子科技大學(xué)溫州研究院有限公司;杭州電子科技大學(xué),未經(jīng)杭州電子科技大學(xué)溫州研究院有限公司;杭州電子科技大學(xué)許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110593586.7/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





