[發明專利]存儲器裝置和存儲器裝置中的錯誤校正方法在審
| 申請號: | 202110592223.1 | 申請日: | 2021-05-28 |
| 公開(公告)號: | CN114627951A | 公開(公告)日: | 2022-06-14 |
| 發明(設計)人: | 柯文升 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | G11C29/42 | 分類號: | G11C29/42;G11C29/50;G06F11/10;G11C16/10;G11C16/24;G11C16/34;G11C17/18 |
| 代理公司: | 南京正聯知識產權代理有限公司 32243 | 代理人: | 顧伯興 |
| 地址: | 中國臺灣新竹科*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 存儲器 裝置 中的 錯誤 校正 方法 | ||
1.一種存儲器裝置,包括:
存儲陣列,包括多個存儲單元;
連結斷路器陣列,包括多個連結斷路器行;
寫入控制器,配置成將編程電壓施加到所述存儲陣列;
驗證電路,配置成施加驗證電壓以驗證所述存儲陣列中的所述存儲單元是否處于明確狀態;以及
控制器,配置成在所述存儲陣列中的所述存儲單元處于模糊狀態時啟用所述連結斷路器行中的一個或多個以調整所述存儲陣列的輸出。
2.根據權利要求1所述的存儲器裝置,其中所述存儲陣列包括:
多個位線,所述位線中的每一個包括所述存儲單元的集合,且所述控制器配置成計算對所述存儲單元的所述集合的輸入與編程到所述存儲單元的所述集合的權重的乘積和。
3.根據權利要求1所述的存儲器裝置,其中所述驗證電路包括:
多個比較器,分別連接到所述位線且配置成將所述位線中的每一個的輸出與所述驗證電壓進行比較。
4.根據權利要求3所述的存儲器裝置,其中如果連接到具有翻轉位的所述位線的所述比較器的比較結果與連接到不具有所述翻轉位的所述位線的所述比較器的比較結果相同,所述驗證電路驗證所述位線中的所述存儲單元處于所述模糊狀態。
5.根據權利要求4所述的存儲器裝置,其中所述控制器配置成設定連接到在所述一個或多個連結斷路器行中的具有所述翻轉位的所述位線的所述存儲單元,以調整具有所述翻轉位的所述位線的所述輸出。
6.根據權利要求4所述的存儲器裝置,其中所述控制器配置成啟用所述一個或多個母聯斷路器行,以調整具有所述翻轉位的所述位線的所述輸出。
7.根據權利要求5所述的存儲器裝置,其中所述控制器配置成依序增加啟用的母聯斷路器行的數目,直到所述驗證電路驗證所述位線中的所述存儲單元處于所述明確狀態為止。
8.根據權利要求1所述的存儲器裝置,其中所述驗證電壓由外部裝置提供。
9.一種存儲器裝置,包括:
存儲陣列,包括多個存儲單元;
參考陣列,配置成根據對所述存儲陣列的多個輸入產生驗證電壓;
連結斷路器陣列,包括多個連結斷路器行;
寫入控制器,配置成將編程電壓施加到所述存儲陣列;
驗證電路,配置成施加所述驗證電壓以驗證所述存儲陣列中的所述存儲單元是否處于明確狀態;以及
控制器,配置成在所述存儲陣列中的所述存儲單元處于模糊狀態時啟用除所述存儲陣列外安置的所述連結斷路器行中的一個或多個以調整由所述參考陣列產生的所述驗證電壓,以便調整所述存儲陣列的輸出。
10.一種存儲器裝置中的錯誤校正方法,包括:
產生用于驗證存儲陣列中的多個存儲單元處于明確狀態或模糊狀態的驗證電壓;
通過將第一電壓施加到所述存儲陣列的存儲單元的第一位線來建立第一輸出電壓;
通過將第二電壓施加到所述存儲陣列的存儲單元的第二位線來建立第二輸出電壓;
通過施加所述驗證電壓來識別所述第一輸出電壓與所述第二輸出電壓之間的所述模糊狀態;以及
通過啟用安置在所述存儲陣列外部的存儲單元的至少一個連結斷路器行的至少一個存儲單元來調整所述第一輸出電壓、所述第二輸出電壓或所述驗證電壓,以將所述模糊狀態轉變為所述明確狀態。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110592223.1/1.html,轉載請聲明來源鉆瓜專利網。





