[發明專利]避免層間介質填充過程中形成縫隙的方法在審
| 申請號: | 202110591245.6 | 申請日: | 2021-05-28 |
| 公開(公告)號: | CN113327886A | 公開(公告)日: | 2021-08-31 |
| 發明(設計)人: | 吳一姍;巨曉華;王奇偉 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L27/11524 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 周耀君 |
| 地址: | 201315*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 避免 介質 填充 過程 形成 縫隙 方法 | ||
1.一種避免層間介質填充過程中形成縫隙的方法,其特征在于,包括:
S1:提供一包括存儲區和外圍區的襯底,在所述存儲區形成至少兩個柵極結構,在所述外圍區形成至少一個柵極結構;
S2:形成側墻于所述存儲區的柵極結構的側壁上以及所述外圍區的柵極結構的側壁上;
S3:形成第一層間介質于所述襯底上,所述第一層間介質填充進所述存儲區的柵極結構之間,且所述第一層間介質覆蓋所述存儲區的所述柵極結構和所述側墻,所述第一層間介質包裹所述外圍區的所述柵極結構和所述側墻,其中,所述存儲區的柵極結構之間填充的所述第一層間介質中存在縫隙;
S4:蝕刻去除部分所述第一層間介質,僅保留所述存儲區的所述柵極結構之間的下部的所述第一層間介質;
S5:形成第二層間介質于所述襯底上,所述第二層間介質填充進所述存儲區的所述柵極結構之間并覆蓋所述柵極結構和所述側墻,同時所述第二層間介質包裹所述外圍區的所述柵極結構和所述側墻。
2.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S4還包括去除所述存儲區上的所述柵極結構側壁上的部分厚度,以使得相鄰的所述柵極結構之間的頂部間距增大。
3.如權利要求2所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,形成的所述存儲區的所述柵極結構的寬度呈由頂部往下一部分距離處逐漸增大,即所述柵極結構的頂部呈梯形。
4.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S4中所述存儲區的柵極結構之間的層間介質保留高度為所述柵極結構高度的1/3~2/3。
5.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S4中,所述外圍區的柵極結構周圍的所述第一層間介質被完全蝕刻掉。
6.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S4中蝕刻采用的方法為干法刻蝕。
7.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S4中蝕刻采用的方法為濕法刻蝕。
8.如權利要求1所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S1中的所述柵極結構自下而上包括浮柵層、柵間介質層、控制柵層。
9.如權利要求所述的避免層間介質填充過程中形成縫隙的方法,其特征在于,所述S2中所述側墻的材料為氮化硅。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110591245.6/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





