[發明專利]半導體結構及其形成方法

在審

• 申請號: 202110590730.1
• 申請日: 2021-05-28
• 公開（公告）號: CN113539984A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 黃文宏
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供了一種半導體結構，包括：電子元件，具有相對設置的第一面和第二面；線路層，設置在第一面上；溝槽，設置在第二面上；溝槽具有至少兩個不同的延伸方向。針對相關技術中存在的問題，本發明提供了一種半導體結構及其形成方法，以改善半導體結構的良率。

技術領域

本發明的實施例涉及半導體結構及其形成方法。

背景技術

隨著封裝技術的演進，各式各樣的封裝結構也推陳出新，整體封裝件尺寸也越來越小，功能也越來越多，因此通常需要功能封裝件來控制各種組件。

現行內埋組件以將半導體芯片埋入封裝基板中的內埋元件技術(SemiconductorEmbedded in SUBstrate，簡稱SESUB)為例，大多會有翹曲的問題，介電材頂面距離不一，以致后續開孔作業非常困難，以往只能藉由額外的制程或個別開孔來改善，如此一來良率與單位時間的產出(UPH)皆會下降。

發明內容

針對相關技術中存在的問題，本發明的目的在于提供一種半導體結構及其形成方法，以改善半導體結構的良率。

為實現上述目的，本發明的實施例提供了一種半導體結構，包括：電子元件，具有相對設置的第一面和第二面；線路層，設置在第一面上；溝槽，設置在第二面上；溝槽具有至少兩個不同的延伸方向。

在一些實施例中，還包括：填充材料，設置在溝槽中。

在一些實施例中，填充材料的比重和散熱系數大于與填充材料相鄰的材料的比重和散熱系數。

在一些實施例中，溝槽的深度約等于線路層的厚度。

在一些實施例中，溝槽的面積比例約等于線路層的面積比例。

在一些實施例中，溝槽的側壁呈波浪狀。

在一些實施例中，還包括：硅化物，包封電子元件，溝槽從硅化物的外表面延伸至電子元件的第二面。

在一些實施例中，還包括：絕緣材料，包封硅化物及位于硅化物中的電子元件。

在一些實施例中，沿從第二面遠離電子元件的方向，溝槽的寬度變寬。

在一些實施例中，多條溝槽的深度一致。

本申請的實施例提供一種半導體制程，其特征在于，包括：提供被硅化物覆蓋的電子元件；在所述硅化物中形成暴露所述電子元件的晶背的溝槽；將電子元件設置在粘合層上；形成包封所述電子元件及所述硅化物的絕緣材料；將線路層接合至所述粘合層并電連接至所述電子元件。

在一些實施例中，所述電子元件通過所述粘合層設置在載體上，并且在移除所述載體后，將所述線路層接合至所述粘合層。

在一些實施例中，將所述電子元件通過粘合層設置在所述載體上后，固化所述粘合層。

在一些實施例中，在形成所述溝槽之前，對晶圓的所述硅化物進行切割以形成一對單片化的所述電子元件。

在一些實施例中，在形成所述溝槽之后，使用平坦化工藝減薄所述電子元件的晶背處的硅化物，所述晶背與所述溝槽相背設置。

在一些實施例中，平坦化工藝包括研磨。

在一些實施例中，設置線路層包括執行電鍍工藝以形成線路層。

在一些實施例中，形成溝槽包括對硅化物執行等離子體蝕刻工藝。

在一些實施例中，溝槽的側壁呈波浪形。

在一些實施例中，多條溝槽相互交叉。

附圖說明