[發(fā)明專利]超級結(jié)器件及其制造方法在審
| 申請?zhí)枺?/td> | 202110587413.4 | 申請日: | 2021-05-27 |
| 公開(公告)號: | CN113745116A | 公開(公告)日: | 2021-12-03 |
| 發(fā)明(設(shè)計)人: | 李昊 | 申請(專利權(quán))人: | 上海華虹宏力半導體制造有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L29/78;H01L29/06 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 李興斌 |
| 地址: | 201203 上海市浦東*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 超級 器件 及其 制造 方法 | ||
本公開的實施例涉及超級結(jié)器件及其制造方法。該超級結(jié)器件包括多個第一導電類型柱和多個第二導電類型柱,多個第一導電類型柱和多個第二導電類型柱交替布置。多個第一導電類型柱中的第一導電類型柱與多個第二導電類型柱中的相鄰第二導電類型柱之間的界面為平面。多個第一導電類型柱中的第一導電類型柱與多個第二導電類型柱中的相鄰第二導電類型柱之間的PN結(jié)為陡結(jié)。
技術(shù)領(lǐng)域
本公開的實施例涉及半導體制造領(lǐng)域,并且更具體地涉及超級結(jié)器件及其制造方法。
背景技術(shù)
超級結(jié)為由形成于半導體襯底中的交替排列的P型薄層也稱P型柱(Pillar)和N型薄層也稱N型柱組成,采用了超級結(jié)的器件為超級結(jié)器件如超級結(jié)MOSFET。利用P型薄層和N型薄層電荷平衡的體內(nèi)降低表面電場(Resurf)技術(shù)能提升器件的反向擊穿電壓的同時又保持較小的導通電阻。
超級結(jié)的PN間隔的Pillar結(jié)構(gòu)是超級結(jié)的最大特點。現(xiàn)有制作PN間隔的pillar結(jié)構(gòu)主要有兩種方法,一種是通過多次外延以及離子注入的方法獲得,另一種是通過深溝槽刻蝕以及外延(EPI)填充的方式來制作。后一種方法是通過溝槽工藝制作超級結(jié)器件,需要先在半導體襯底如硅襯底表面的N型摻雜外延層上刻蝕一定深度和寬度的溝槽,然后利用外延填充(EPI Filling)的方式在刻出的溝槽上填充P型摻雜的硅外延。
隨著超級結(jié)的步進(Pitch)的不斷縮小,P型柱和N型柱的P型和N型摻雜在熱過程中互相擴散形成的反向摻雜(counter dope)造成的問題越來越嚴重,嚴重地影響了器件性能。
發(fā)明內(nèi)容
本公開的實施例提供了超級結(jié)器件及其制造方法。
在第一方面,提供了一種超級結(jié)器件。所述超級結(jié)器件包括:多個第一導電類型柱和多個第二導電類型柱,所述多個第一導電類型柱和所述多個第二導電類型柱交替布置,其中所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的界面為平面,并且其中所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的PN結(jié)為陡結(jié)。
本公開的實施例可以降低超級結(jié)的P型柱和N型柱之間的互擴散,提高超級結(jié)器件性能。
在一些實施例中,所述多個第一導電類型柱或所述多個第二導電類型柱布置在深溝槽中。
在一些實施例中,所述超級結(jié)器件還包括:溝槽柵極結(jié)構(gòu),形成在所述多個第一導電類型柱或所述多個第二導電類型柱中。
在一些實施例中,所述超級結(jié)器件還包括:溝槽柵極結(jié)構(gòu),形成在所述多個第一導電類型柱或所述多個第二導電類型柱中,所述溝槽柵極結(jié)構(gòu)包括柵極溝槽,所述柵極溝槽的深度小于所述深溝槽結(jié)構(gòu)的深度。
在第二方面,提供了一種超級結(jié)器件。所述超級結(jié)器件包括:多個第一導電類型柱和多個第二導電類型柱,所述多個第一導電類型柱和所述多個第二導電類型柱在一方向上交替布置,其中所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的界面為平面,并且其中所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的PN結(jié)的寬度小于0.4微米,其中,所述PN結(jié)的寬度由在所述方向上所述第一導電類型柱中的摻雜濃度降低到所述第一導電類型柱的中心處的摻雜濃度的一半的位置與所述第二導電類型柱中的摻雜濃度降低到所述第一導電類型柱的中心處的摻雜濃度的一半的位置之間的距離來定義。
在一些實施例中,所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的PN結(jié)的寬度小于0.2微米。
在一些實施例中,所述多個第一導電類型柱中的第一導電類型柱與所述多個第二導電類型柱中的相鄰第二導電類型柱之間的PN結(jié)的寬度小于0.1微米。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹宏力半導體制造有限公司,未經(jīng)上海華虹宏力半導體制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110587413.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





