[發明專利]動態隨機存取存儲器及其制作方法

有效

• 申請號: 202110587180.8
• 申請日: 2021-05-27
• 公開（公告）號: CN113327926B
• 公開（公告）日: 2023-07-04
• 發明（設計）人: 許耀光;朱賢士;周運帆;童宇誠;王超雄
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 陳敏;吳昊

本發明公開了一種動態隨機存取存儲器，包括一襯底，復數個第一有源區域設置在該襯底上，沿著一第一方向端部對端部排列并且沿著一第二方向互相平行，其中該第一方向垂直于該第二方向。復數個第二有源區域設置在該第一有源區域之間并且沿著該第一方向端部對端部排列，其中該第二有源區域各自包括鄰近該第二有源區域與該第一有源區域之間的一第一溝槽的一第一側壁以及鄰近該第一有源區域的端部之間的一第二溝槽的一第二側壁，其中于沿著該第二方向的一剖面圖中，該第一側壁的一第一傾角大于該第二側壁的一第二傾角。

技術領域

本發明涉及一種半導體結構及其制作方法。更具體而言，本發明涉及一種動態隨機存取存儲器(DRAM)及其制作方法。

背景技術

動態隨機存取存儲器(DRAM)是一種易失性存儲器。DRAM裝置通常包括一個由存儲器單元陣列組成的存儲器區域，和一個由控制電路組成的外圍區域。外圍區域中的控制電路可以通過穿越存儲器區域的復數列字線(word?lines)和復數行位線(bit?lines)對存儲器區域中的每個存儲器單元進行尋址，并與每個存儲器單元電連接，以執行數據的讀、寫或擦除。在先進的半導體制造中，通過采用埋入字線或埋入位線的架構，可以大幅縮小DRAM器件的芯片尺寸，通過這種架構，存儲器單元的有源區域可以以密集的間距排列，以獲得更高的單元密度。然而，為了實現上述架構，DRAM的制造工藝已越來越復雜。

發明內容

本發明的目的之一在于提供一種動態隨機存取存儲器(DRAM)及其制作方法。

本發明一方面提供了一種動態隨機存取存儲器，包括一襯底，復數個第一有源區域設置在該襯底上，沿著一第一方向端部對端部排列并且沿著一第二方向互相平行，其中該第一方向垂直于該第二方向。復數個第二有源區域設置在該第一有源區域之間并且沿著該第一方向端部對端部排列，其中該第二有源區域各自包括鄰近該第二有源區域與該第一有源區域之間的一第一溝槽的一第一側壁以及鄰近該第一有源區域的端部之間的一第二溝槽的一第二側壁，其中于沿著該第二方向的一剖面圖中，該第一側壁的一第一傾角大于該第二側壁的一第二傾角。

本發明另一方面提供了一種動態隨機存取存儲器，包括一襯底，復數個第一有源區域設置在該襯底上，其中該第一有源區域沿著第一方向延伸并且沿著該第一方向端部對端部排列。復數個第二有源區域設置在該第一有源區域之間并且沿著該第一方向端部對端部排列，其中該第一有源區域與該第二有源區域沿著一第二方向交錯設置，該第一方向垂直于該第二方向，于一頂視圖中，該第一有源區域的一輪廓粗糙度不同于該第二有源區域的一輪廓粗糙度。

本發明又另一方面提供了一種動態隨機存取存儲器的制作方法，包括以下步驟。提供一襯底，然后依序于該襯底上形成一氧化物層、一多晶硅層、一氮化物層。進行一自對準反相圖案化工藝，以于該氮化物層上形成復數個軸心結構以及復數個非軸心結構。以該軸心結構及該非軸心結構為蝕刻遮罩對該氮化物層進行蝕刻，以形成復數個第一氮化物圖案以及復數個第二氮化物圖案，其中剩余的該非軸心結構覆蓋在該第二氮化物圖案上。以該第一氮化物圖案、該第二氮化物圖案，以及剩余的該非軸心結構為蝕刻遮罩對該多晶硅層進行蝕刻，以形成復數個第一多晶硅圖案以及復數個第二多晶硅圖案以及一側壁聚合物層覆蓋在該第一多晶硅圖案的側壁及該第二多晶硅圖案的側壁上。以該第一多晶硅圖案、該第二多晶硅圖案，以及該側壁聚合物層為蝕刻遮罩對該氧化物層進行蝕刻，以形成復數個第一氧化物圖案以及復數個第二氧化物圖案。

附圖說明

所附圖式提供對于此實施例更深入的了解，并納入此說明書成為其中一部分。這些圖式與描述，用來說明一些實施例的原理。須注意的是所有圖式均為示意圖，以說明和制圖方便為目的，相對尺寸及比例都經過調整。相同的符號在不同的實施例中代表相對應或類似的特征。

圖1至圖10為根據本發明一實施例之動態隨機存取存儲器的制作方法步驟示意圖，其中:

圖1示出了在制作方法的一起始步驟中，用于制作動態隨機存取存儲器的一襯底的頂部平面圖和截面圖；