[發明專利]產生Weil碼的裝置和方法

在審

• 申請號: 202110579541.4
• 申請日: 2021-05-26
• 公開（公告）號: CN115407372A
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 博通集成電路（上海）股份有限公司
• 主分類號: G01S19/30
• 分類號: G01S19/30;H04B7/185
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 成春榮;竺云

提供了一種Weil碼發生器和一種產生具有Weil碼長度(N)的Weil碼的方法。該Weil碼發生器包括串聯連接的多個并行通道(10)、多通道讀取仲裁器(20)和兩個并行Legendre ROM(30)。該多個通道中的一個通道存儲用于解調來自衛星的信號的當前Weil碼。該多通道讀取仲裁器(20)可以從該多個通道確定勝出通道。該兩個Legendre ROM(30)分別存儲第一Legendre序列和第二Legendre序列(LS1，LS2)，每個Legendre序列長度(2N)是Weil碼長度(N)的兩倍。該Weil碼發生器可以高效地產生Weil碼。

技術領域

本申請涉及產生碼的裝置和方法，更具體地，涉及產生Weil碼的發生器和方法。

背景技術

在諸如北斗III的全球導航衛星系統(GNSS)中，Weil碼發生器通常用于產生本地Weil碼，以解調信號接收機接收的衛星信號。然而，典型的Weil碼發生器在硬件和軟件設計上可能是非常復雜的，可能需要大吞吐量，并且可能導致高功耗。因此，需要一種能夠高效地產生Weil碼的改進的Weil碼發生器。

發明內容

根據一個實施例，一種用于產生具有Weil碼長度(N)的Weil碼的Weil碼發生器，包括：多個并行通道，所述多個通道中的一個通道存儲用于解調來自衛星的信號的當前Weil碼，并且包括讀取地址控制單元和處理與寄存單元；并行連接到所述多個通道的多通道讀取仲裁器，用于從所述多個通道中確定勝出通道；以及并行連接到所述讀取仲裁器的兩個Legendre ROM，該兩個Legendre ROM分別存儲第一Legendre序列和第二Legendre序列，其中每個Legendre序列的Legendre序列長度(2N)是Weil碼長度(N)的兩倍。

根據一個實施例，一種使用Weil碼發生器產生Weil碼的方法，所述Weil碼發生器包括串聯連接的多個并行通道、多通道讀取仲裁器和兩個并行ROM，所述方法包括：檢測存儲在所述多個通道中的一個通道中的當前Weil碼的有效Weil碼深度，該通道與衛星通信；將有效Weil碼深度與分別存儲在所述兩個Legendre ROM中的第一Legendre序列和第二Legendre序列的Legendre讀取比特長度進行比較；響應于檢測到的所述有效Weil碼深度小于所述Legendre讀取比特長度，通過所述通道向所述讀取仲裁器發送請求和序列地址對，所述第一Legendre序列和第二Legendre序列中的每個Legendre序列的Legendre序列長度(2N)是所述Weil碼長度(N)的兩倍；通過所述讀取仲裁器分別將所述序列地址對發送給所述第一Legendre序列和所述第二Legendre序列；由所述通道經由所述讀取仲裁器分別從所述第一Legendre序列和所述第二Legendre序列中獲得的第一S-bit數據和第二S-bit數據作為所述序列地址對的函數；通過所述通道對所述第一S-bit數據和所述第二S-bit數據進行異或運算以獲得額外的Weil碼；并且將所述額外的Weil碼添加到所述當前Weil碼的末尾以獲得擴展的Weil碼。