[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110573593.0
• 申請日: 2021-05-25
• 公開（公告）號: CN113363210A
• 公開（公告）日: 2021-09-07
• 發明（設計）人: 鄭宜驊;邱雅文;詹易哲;譚倫光
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L27/088;H01L27/092
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

在制造半導體器件的方法中，在襯底上方形成源極/漏極結構，在源極/漏極結構上方形成包括一個或多個介電層的第一層間介電(ILD)層，在第一ILD層中形成第一開口以至少部分地暴露源極/漏極結構，在第一開口的內壁上形成犧牲層，在犧牲層上形成第一絕緣層，在第一絕緣層上形成導電層，以形成與源極/漏極結構接觸的源極/漏極接觸件，去除犧牲層以在第一絕緣層和第一ILD層之間形成空間，以及在源極/漏極接觸件和第一ILD層上方形成第二絕緣層以覆蓋空間的上部開口，從而形成氣隙。本發明的實施例還涉及半導體器件。

技術領域

本發明的實施例涉及半導體器件及其制造方法。

背景技術

隨著半導體工業引入具有更高性能和更多功能的新一代集成電路(IC)，形成IC的元件的密度增大，而IC的組件或元件的尺寸以及組件或元件之間的間距減小，這會導致各種問題。例如，對于任何兩個鄰近的導電部件，當導電部件之間的距離減小時，所得的電容(寄生電容)增大。電容的增大導致功耗的增大和電阻電容(RC)時間常數的增大，即信號延遲的增大。

發明內容

本發明的實施例提供了一種制造半導體器件的方法，所述方法包括：在襯底上方形成源極/漏極結構；在所述源極/漏極結構上方形成包括一個或多個介電層的第一層間介電(ILD)層；在所述第一層間介電層中形成第一開口以至少部分地暴露所述源極/漏極結構；在所述第一開口的內壁上形成犧牲層；在所述犧牲層上形成第一絕緣層；在所述第一絕緣層上形成導電層，以形成與所述源極/漏極結構接觸的源極/漏極接觸件；去除所述犧牲層以在所述第一絕緣層和所述第一層間介電層之間形成空間；以及在所述源極/漏極接觸件和所述第一層間介電層上方形成第二絕緣層以覆蓋所述空間的上部開口，從而形成氣隙。

本發明的另一實施例提供了一種制造半導體器件的方法，所述方法包括：在襯底上方形成源極/漏極外延層；在所述源極/漏極外延層上方形成第一層間介電(ILD)層；在所述第一層間介電層上方形成由與所述第一層間介電層不同的材料制成的第一絕緣層；在所述第一絕緣層上方形成由與所述第一絕緣層不同的材料制成的第二層間介電層；形成穿過所述第二層間介電層、所述第一絕緣層和所述第一層間介電層的第一開口以至少部分地暴露所述源極/漏極外延層；在所述第一開口的內壁上形成犧牲層；在所述犧牲層上形成第二絕緣層；在所述第二絕緣層上形成導電層，以形成與所述源極/漏極外延層接觸的源極/漏極接觸件；去除所述犧牲層以在所述第二絕緣層與所述第二層間介電層、所述第一絕緣層和所述第一層間介電層之間形成空間；以及在所述源極/漏極接觸件和所述第二層間介電層上方形成第三絕緣層以覆蓋所述空間的上部開口，從而形成氣隙。

本發明的又一實施例提供了一種半導體器件，包括：柵電極；源極/漏極結構，包括源極/漏極外延層；多個介電層，設置在所述源極/漏極外延層上方；源極/漏極接觸件，穿過所述多個介電層并且接觸所述源極/漏極外延層；襯墊絕緣層，設置在所述源極/漏極接觸件的側壁上；以及氣隙，設置在所述襯墊絕緣層和所述多個介電層之間。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1A、圖1B、圖1C和圖1D示出了根據本發明的實施例的半導體器件的各種視圖。

圖2A示出了根據本發明的一個實施例的半導體器件的順序制造工藝的各個階段中的一個的平面圖(從上方觀察)。圖2B示出了沿著圖2A的線X1-X1的截面圖。圖2C和圖2D是柵極結構的放大圖。圖2E示出了根據本發明的一個實施例的半導體器件的順序制造工藝的各個階段中的一個的立體圖。

圖3A、圖3B、圖3C和圖3D示出了根據本發明的實施例的半導體器件的順序制造工藝的各個階段的截面圖。

圖4A、圖4B、圖4C和圖4D示出了根據本發明的實施例的半導體器件的順序制造工藝的各個階段的截面圖。