[發(fā)明專利]一種時鐘控制電路

在審

• 申請?zhí)枺?/td>: 202110565708.1
• 申請日: 2021-05-24
• 公開（公告）號: CN113114231A
• 公開（公告）日: 2021-07-13
• 發(fā)明（設(shè)計）人: 許文;高楷淵;孔維銘;申佳
• 申請（專利權(quán)）人: 浙江賽思電子科技有限公司
• 主分類號: H03L7/087
• 分類號: H03L7/087;H03L7/099
• 代理公司: 杭州裕陽聯(lián)合專利代理有限公司 33289
• 代理人: 田金霞

本發(fā)明公開了一種時鐘控制電路，所述時鐘控制電路包括：第一鎖相環(huán)，其中所述第一鎖相環(huán)的輸入端連接第一多路復(fù)用器；第二鎖相環(huán)，所述第一鎖相環(huán)的一端連接所述第二鎖相環(huán)的輸出端，所述第一鎖相環(huán)的輸出信號作為所述第二鎖相環(huán)的參考信號；所述第二鎖相環(huán)的輸出端連接移相器和時鐘分頻器，用于將時鐘分頻后控制相位輸出。所述時鐘控制電路中的第一個PLL連接環(huán)路濾波器和壓控晶體振蕩器形成PLL環(huán)路，從而可以在第一個PLL環(huán)路上輸出穩(wěn)定的濾波時鐘，將穩(wěn)定輸出的濾波時鐘輸入到第二個PLL環(huán)路，從而獲取準(zhǔn)確的抖動時鐘。

技術(shù)領(lǐng)域

本發(fā)明涉及電路領(lǐng)域，特別涉及一種時鐘控制電路。

背景技術(shù)

目前單個PLL(鎖相環(huán))結(jié)構(gòu)的時鐘控制電路容易受到IC芯片、開關(guān)電源噪聲、數(shù)據(jù)或時鐘線的干擾而隨機時鐘抖動和周期時鐘抖動，使得整個時鐘質(zhì)量較差，影響系統(tǒng)性能。

發(fā)明內(nèi)容

本發(fā)明其中一個發(fā)明目的在于提供一種時鐘控制電路，所述時鐘控制電路采用雙PLL結(jié)構(gòu)，其中一個PLL的輸出信號作為另一個PLL的輸入信號，從而可以有效地控制時鐘抖動，提高時鐘質(zhì)量。

本發(fā)明另一個發(fā)明目的在于提供一種時鐘控制電路，所述時鐘控制電路中的第一個PLL連接環(huán)路濾波器和壓控晶體振蕩器形成PLL環(huán)路，從而可以在第一個PLL上輸出穩(wěn)定的濾波時鐘，將穩(wěn)定輸出的濾波時鐘輸入到第二個PLL，從而獲取準(zhǔn)確的抖動時鐘。

本發(fā)明另一個發(fā)明目的在于提供一種時鐘控制電路，所述時鐘控制電路內(nèi)置DCO(數(shù)字控制振蕩器)，可以有效地控制第二個PLL的時鐘輸出，可提高時鐘輸出質(zhì)量。

為了實現(xiàn)至少一個上述發(fā)明目的，本發(fā)明進一步提供一種時鐘控制電路，所述時鐘控制電路包括：

第一鎖相環(huán)，其中所述第一鎖相環(huán)的輸入端連接第一多路復(fù)用器；

第二鎖相環(huán)，所述第一鎖相環(huán)的一端連接所述第二鎖相環(huán)的輸出端，所述第一鎖相環(huán)的輸出信號作為所述第二鎖相環(huán)的參考信號；

所述第二鎖相環(huán)的輸出端連接移相器和時鐘分頻器，用于將時鐘分頻后控制相位輸出。

根據(jù)本發(fā)明其中一個較佳實施例，所述第一多路復(fù)用器的輸入端分別連接第一分頻計數(shù)器和第二分頻計數(shù)器，兩個分頻計數(shù)器的輸入端分別連接第一反相器和第二反相器。

根據(jù)本發(fā)明另一個較佳實施例，所述第二反相器的輸出端連接第二多路復(fù)用器，所述第二多路復(fù)用器的輸出端連接第三分頻計數(shù)器，所述第三分頻計數(shù)器的輸出端連接。

根據(jù)本發(fā)明另一個較佳實施例，所述第三分頻計數(shù)器輸出端連接第一鑒相器，所述第一多路復(fù)用器的輸出端連接所述第一鑒相器。

根據(jù)本發(fā)明另一個較佳實施例，所述第一鑒相器的輸出端連接一環(huán)路濾波器，所述環(huán)路濾波器的輸出端連接VCXO或調(diào)諧晶體振蕩器，所述VCXO或調(diào)諧晶體振蕩器的輸出端連接第三反相器，所述第三反相器的輸出端連接第二多路復(fù)用器的一個輸入端，用于形成第一鎖相環(huán)電路。

根據(jù)本發(fā)明另一個較佳實施例，所述VCXO或調(diào)諧晶體振蕩器還連接第三多路復(fù)用器的一個輸入端，所述第三多路復(fù)用器的另一個輸入端連接二倍頻器。

根據(jù)本發(fā)明另一個較佳實施例，所述第三多路復(fù)用器的輸出端連接第二鑒相器，所述第二鑒相器輸出端連接一個數(shù)字環(huán)路濾波器，所述數(shù)字環(huán)路濾波器連接一數(shù)字控制振蕩器，用于生成抖動時鐘，所述數(shù)字控制振蕩器輸出端連接所述第二鑒相器的輸入端，用于形成第二鎖相環(huán)回路。

根據(jù)本發(fā)明另一個較佳實施例，所述壓控振蕩器的輸出端連接包括分頻器、數(shù)字移相器和模擬移相器，用于控制輸出模擬時鐘信號和數(shù)字時鐘信號。

根據(jù)本發(fā)明另一個較佳實施例，所述第二多路復(fù)用器的輸入端連第四多路復(fù)用器，所述第四多路復(fù)用器選擇分頻后的偶數(shù)時鐘信號輸入所述第三多路復(fù)用器。