[發(fā)明專利]芯片EDA仿真中更新芯片軟硬件配置的系統(tǒng)及應(yīng)用

在審

• 申請(qǐng)?zhí)枺?/td>: 202110563320.8
• 申請(qǐng)日: 2021-05-24
• 公開（公告）號(hào): CN113312080A
• 公開（公告）日: 2021-08-27
• 發(fā)明（設(shè)計(jì)）人: 袁力;胡揚(yáng)央;王奎
• 申請(qǐng)（專利權(quán)）人: 眸芯科技（上海）有限公司
• 主分類號(hào): G06F8/71
• 分類號(hào): G06F8/71;G06F8/40;G06F8/65
• 代理公司: 上海圖靈知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31393
• 代理人: 謝微

本發(fā)明公開了一種芯片EDA仿真中更新芯片軟硬件配置的系統(tǒng)及應(yīng)用，涉及芯片開發(fā)技術(shù)領(lǐng)域。所述系統(tǒng)包括：GIT代碼庫(kù)，用于存儲(chǔ)代碼；驗(yàn)證人員客戶端，用于將基于硬件編程語言設(shè)計(jì)的仿真代碼上傳至GIT代碼庫(kù)；軟件人員客戶端，用于將C代碼上傳至GIT代碼庫(kù)；自動(dòng)轉(zhuǎn)換裝置，用于在判斷GIT代碼庫(kù)有代碼更新時(shí)，獲取更新的代碼并轉(zhuǎn)換為具有配置通用格式的配置信息文件以存儲(chǔ)對(duì)應(yīng)的芯片寄存器配置參數(shù)信息；以及，在驗(yàn)證人員客戶端或軟件人員客戶端發(fā)出代碼下載請(qǐng)求時(shí)，將最新的配置信息文件轉(zhuǎn)換成基于硬件語言設(shè)計(jì)的仿真代碼或C代碼后傳輸?shù)綄?duì)應(yīng)客戶端。本發(fā)明提供的系統(tǒng)節(jié)點(diǎn)少，提高了芯片軟硬件配置的轉(zhuǎn)換效率和轉(zhuǎn)換可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及芯片開發(fā)技術(shù)領(lǐng)域，尤其涉及一種芯片EDA仿真中更新芯片軟硬件配置的系統(tǒng)及應(yīng)用。

背景技術(shù)

隨著設(shè)計(jì)芯片規(guī)模的增加，芯片的驗(yàn)證（Verification）工作顯得越來越重要。驗(yàn)證工作貫穿整個(gè)芯片設(shè)計(jì)流程，從行為級(jí)HDL設(shè)計(jì)，一直到芯片流片之前都需要進(jìn)行大量的EDA(Eletronic Design Automation，電子設(shè)計(jì)自動(dòng)化)驗(yàn)證。其中，測(cè)試案例（case test）是為了驗(yàn)證測(cè)試項(xiàng)目的功能或者性能而編寫一系列的代碼，以芯片設(shè)計(jì)中常用的UVM(Universal Verification Methodology，通用驗(yàn)證方法學(xué))驗(yàn)證為例，其測(cè)試案例（casetest）是基于system verilog語言，其通過用UVM sequence(UVM序列)的方式產(chǎn)生激勵(lì)。

通過測(cè)試案例進(jìn)行EDA仿真獲取仿真結(jié)果后，后期還需要通過debug（偵錯(cuò)）工具來定位bug并進(jìn)行改正，通常是由一個(gè)系統(tǒng)模型來運(yùn)行軟件，以此來檢測(cè)芯片硬件設(shè)計(jì)中的bug。在芯片debug過程中，經(jīng)常需要芯片驗(yàn)證工程師（或稱驗(yàn)證人員）提供某種仿真測(cè)試場(chǎng)景下的配置信息以提供給軟件設(shè)計(jì)工程師（或稱軟件人員）在芯片上調(diào)試，軟件設(shè)計(jì)工程師調(diào)試芯片驗(yàn)證工程師提供的配置信息時(shí)，可能會(huì)根據(jù)需要對(duì)配置信息進(jìn)行修改并在芯片上面運(yùn)行，并記錄芯片的運(yùn)行結(jié)果（或稱現(xiàn)場(chǎng)），再把修改后的配置信息和對(duì)應(yīng)的芯片運(yùn)行結(jié)果提供給芯片驗(yàn)證工程師，讓芯片驗(yàn)證工程師復(fù)現(xiàn)軟件設(shè)計(jì)工程師調(diào)試出的上述運(yùn)行結(jié)果以供設(shè)計(jì)者進(jìn)行分析。以UVM仿真為例，傳統(tǒng)的流程圖參見圖1所示：芯片驗(yàn)證工程師完成一個(gè)基于system Verilog語言的仿真代碼（對(duì)應(yīng)UVM仿真測(cè)試案例）的仿真后，將該基于system Verilog語言的仿真代碼通過GIT （分布式版本控制系統(tǒng)）版本管理工具上傳到GIT代碼庫(kù)。軟件設(shè)計(jì)工程師從前述GIT 代碼庫(kù)拿到芯片驗(yàn)證工程師的仿真代碼之后，通過腳本轉(zhuǎn)換成C代碼（將UVM sequence的配置轉(zhuǎn)換成基于C語言的程序，以便對(duì)應(yīng)的 C代碼軟件能夠運(yùn)行上述測(cè)試案例）并在芯片上面進(jìn)行調(diào)試，調(diào)試完成之后再將C代碼上傳到GIT 代碼庫(kù)。在需要迭代的時(shí)候，芯片驗(yàn)證工程師通過GIT代碼庫(kù)下載軟件設(shè)計(jì)工程師上傳的前述C代碼再通過腳本將C 代碼轉(zhuǎn)換成基于system Verilog語言的仿真代碼以進(jìn)行UVM仿真。在上述流程中，配置信息需要從芯片驗(yàn)證工程師到軟件設(shè)計(jì)工程師、再?gòu)能浖O(shè)計(jì)工程師返回到芯片驗(yàn)證工程師，且需要進(jìn)行語言轉(zhuǎn)換，一方面配置信息的傳遞耗費(fèi)了大量的時(shí)間迭代，另一方面由于節(jié)點(diǎn)太多無疑會(huì)導(dǎo)致出錯(cuò)概率增大。

發(fā)明內(nèi)容

本發(fā)明的目的在于：克服現(xiàn)有技術(shù)的不足，提供了一種芯片EDA仿真中更新芯片軟硬件配置的系統(tǒng)及應(yīng)用。本發(fā)明對(duì)應(yīng)GIT代碼庫(kù)設(shè)置有自動(dòng)轉(zhuǎn)換裝置，所述自動(dòng)轉(zhuǎn)換裝置能夠基于預(yù)設(shè)的時(shí)間周期定期對(duì)GIT代碼庫(kù)中的仿真代碼進(jìn)行轉(zhuǎn)換形成具有配置通用格式的配置信息文件，當(dāng)芯片驗(yàn)證工程師或軟件設(shè)計(jì)工程師執(zhí)行代碼下載（GIT pull）操作的時(shí)候，可以根據(jù)最新的配置信息文件生成相應(yīng)語言的代碼，當(dāng)芯片驗(yàn)證工程師或者軟件設(shè)計(jì)工程師執(zhí)行代碼上傳（GIT push）操作的時(shí)候，上傳的相應(yīng)語言的代碼會(huì)自動(dòng)轉(zhuǎn)換成具有配置通用格式的配置信息文件。本發(fā)明提供的系統(tǒng)節(jié)點(diǎn)少，提高了進(jìn)行芯片測(cè)試時(shí)芯片軟硬件配置的轉(zhuǎn)換效率和轉(zhuǎn)換可靠性。

為實(shí)現(xiàn)上述目標(biāo)，本發(fā)明提供了如下技術(shù)方案：

一種芯片EDA仿真中更新芯片軟硬件配置的系統(tǒng)，包括：

GIT代碼庫(kù)，用于存儲(chǔ)代碼；