[發(fā)明專利]一種異步串行LVDS高速穩(wěn)定傳輸系統及方法

有效

• 申請?zhí)枺?/td>: 202110563176.8
• 申請日: 2021-05-24
• 公開（公告）號: CN113346978B
• 公開（公告）日: 2022-07-12
• 發(fā)明（設計）人: 侯運通;王飛;沈月峰;王呂大;邱圣斌;張紅磊;聶煜桐
• 申請（專利權）人: 北京計算機技術及應用研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04L1/18;H04L12/02
• 代理公司: 中國兵器工業(yè)集團公司專利中心 11011
• 代理人: 王雪芬

1.一種異步串行LVDS高速穩(wěn)定傳輸系統，其特征在于，包括發(fā)送端和接收端；

所述發(fā)送端包括：

數據生成模塊，用于模擬生成待發(fā)送的源數據Data0，并送入數據緩沖模塊；

數據校驗模塊，用于對源數據Data0進行校驗，添加校驗字，產生校驗值TX_crc送入數據緩沖模塊；

數據緩沖模塊，用于對源數據Data0、發(fā)送校驗值TX_crc進行緩沖和位寬轉換，組成數據流Data0+TX_crc；

數據加擾模塊，用于用生成多項式和移位寄存器對數據流Data0+TX_crc進行數據加擾，產生數據流Data1；

數據編碼模塊，用于對數據流Data1經過8b/10b編碼后產生數據流Data2，再添加上包頭Head，形成了最終要發(fā)送的數據流Head+Data2；

數據發(fā)送模塊，用于在LVDS接口空閑時發(fā)送空閑控制字，在檢測到數據流Head+Data2時，將其轉換為串行數據后添加到LVDS接口，發(fā)送出去；

數據重發(fā)模塊，用于在接收到接收端的數據重發(fā)模塊的數據之后，判斷發(fā)送數據是否需要重發(fā)，如需重發(fā)，則啟動重傳流程使得數據發(fā)送模塊重發(fā)數據，否則，傳輸完成；

所述接收端包括：

數據接收模塊，用于在檢測到LVDS接口上的數據流后，將其轉換為并行數據，并在動態(tài)調相模塊的配合下還原出數據流Head+Data2；

動態(tài)調相模塊，用于檢測數據流中的包頭，進行位對齊操作，再檢測包頭中的控制字，檢測控制字是否正確，如果不正確則調整接收延時IDEALY2，還原出正確的控制字，在得到還原出的正確的控制字后使數據接收模塊還原出數據流Head+Data2；

數據解碼模塊，用于接收去掉控制字后的數據流Data2，對其進行8b/10b解碼，還原數據流Data1；

數據解擾模塊，用于接收數據流Data1后，用生成多項式和移位寄存器對其進行數據解擾，還原數據流Data0+RX_crc，將數據流Data0+RX_crc存入數據緩沖模塊；

數據緩沖模塊，用于對數據流Data0+RX_crc進行緩沖和位寬轉換；

數據校驗模塊，用于對經緩沖和位寬轉換后數據流Data0+RX_crc進行校驗計算，得出接收校驗值RX_crc；

數據重發(fā)模塊，用于比較接收校驗值RX_crc與發(fā)送校驗值TX_crc后，將比較結果通過單路雙向LVDS接口傳輸給發(fā)送端的數據重發(fā)模塊。

2.如權利要求1所述的系統，其特征在于，所述接收端還包括數據調用模塊，用于調用接收端數據緩沖模塊中的數據。

3.如權利要求1所述的系統，其特征在于，所述系統通過FPGA實現。

4.一種利用權利要求1或2或3所述系統實現的異步串行LVDS高速穩(wěn)定傳輸方法；

在發(fā)送端：

數據生成模塊模擬生成待發(fā)送的源數據Data0，并送入數據緩沖模塊；Data0經由數據校驗模塊進行校驗，添加校驗字，檢驗完成后產生的發(fā)送校驗值TX_crc被送入數據緩沖模塊；

數據加擾模塊接收數據緩沖模塊組成的數據流Data0+TX_crc后，用生成多項式和移位寄存器對其進行數據加擾，產生數據流Data1；

數據編碼模塊接收數據流Data1，經過8b/10b編碼后產生數據流Data2，再添加上包頭Head，形成了最終要發(fā)送的數據流Head+Data2；

數據發(fā)送模塊在LVDS接口空閑時發(fā)送空閑控制字，在檢測到數據流Head+Data2時，將其轉換為串行數據后添加到LVDS接口；

在接收端：

數據接收模塊檢測到LVDS接口上的數據流后，將其轉換為并行數據，并在動態(tài)調相模塊的配合下還原出數據流Head+Data2；

動態(tài)調相模塊首先檢測數據流中的包頭，進行位對齊操作，再檢測包頭中的控制字，檢測控制字是否正確，如果不正確則調整接收延時IDEALY2，還原出正確的控制字，在得到還原出的正確的控制字后使數據接收模塊還原出數據流Head+Data2；

數據解碼模塊接收去掉控制字后的數據流Data2，對其進行8b/10b解碼，還原數據流Data1；

數據解擾模塊接收數據流Data1后，用生成多項式和移位寄存器對其進行數據解擾，還原數據流Data0+RX_crc；

數據流Data0+RX_crc存入數據緩沖模塊進行緩沖和位寬轉換，經緩沖和位寬轉換后由數據校驗模塊計算，得出校驗值RX_crc；

數據重發(fā)模塊比較接收校驗值RX_crc與發(fā)送校驗值TX_crc后，將比較結果通過單路雙向LVDS接口傳輸給發(fā)送端的數據重發(fā)模塊，數據重發(fā)模塊在接收到接收端的數據重發(fā)模塊的數據之后，判斷發(fā)送數據是否需要重發(fā)，如需重發(fā)，則啟動重傳流程使得數據發(fā)送模塊重發(fā)數據，否則，傳輸完成。