[發(fā)明專利]一種優(yōu)化的數(shù)字無線通信芯片系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110560388.0
• 申請日: 2021-05-21
• 公開（公告）號: CN113139358A
• 公開（公告）日: 2021-07-20
• 發(fā)明（設(shè)計(jì)）人: 汪銀心;王鵬
• 申請（專利權(quán)）人: 武漢工控儀器儀表有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 湖北眾明天知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 42270
• 代理人: 劉瑋

1.一種優(yōu)化的數(shù)字無線通信芯片系統(tǒng)，其特征在于，包括射頻控制器以及與其連接的EEPROM、數(shù)據(jù)緩存FIFO、SPI接口、IO控制器、RSSI檢測器、IQ解調(diào)器、LNA、混頻器、PA、PLL、VCO和QFN16封裝；

所述SPI接口是邏輯主SPI接口，通過CSB，F(xiàn)CSB,SCLK,SDIO四線連接到射頻控制器；所述IO控制器包括邏輯輸入和輸出電路，與芯片封裝引腳GPIO1,GPIO2,GPIO3相連；所述RSSI檢測器與所述射頻控制器連接，所述IQ解調(diào)器通過IPC通道與所述射頻控制器相連，所述LNA直接連接到天線輸入端，所述混頻器通過芯片內(nèi)部屏蔽線路連接所述LNA和所述VCO，所述PA連接天線輸出端和VCO，所述PLL是一片數(shù)字鎖相環(huán)附帶環(huán)路濾波器，所述QFN16封裝包括芯片封裝管腳1為RF信號輸入P與所述LNA相連，芯片封裝管腳2為RF信號輸入N與所述LNA相連，芯片封裝管腳3為PA輸出與所述PA相連，芯片封裝管腳4為模擬VDD，芯片封裝管腳5為模擬GND，芯片封裝管腳6為數(shù)字GND，芯片封裝管腳7為數(shù)字VDD，芯片封裝管腳8為GPIO3，芯片封裝管腳9為SPI的時鐘，芯片封裝管腳10為SPI接口的數(shù)據(jù)輸入輸出，芯片封裝管腳11為SPI訪問寄存器片選，芯片封裝管腳12為SPI訪問FIFO的片選，芯片封裝管腳13為晶體電路輸入，芯片封裝管腳14為晶體電路輸出，芯片封裝管腳15為GPIO2，芯片封裝管腳16為GPIO1，芯片封裝襯底為模擬GND，定義為管腳17；

所述的封裝引腳1（RFIP）、2（RFIN）、3(PA)、4(AVDD)順序依次放置在QFN16封裝片的左側(cè)；

所述的封裝引腳5（AGND）、6（DGND）、7(DVDD)、8(GPIO3)順序依次放置在QFN16封裝片的下側(cè)；

所述的封裝引腳9（SCLK）、10（SDIO）、11(CSB)、12(FCSB)順序依次放置在QFN16封裝片的右側(cè)；

所述的封裝引腳13（XI）、14（XO）、15(GPIO2)、16(GPIO1)順序依次放置在QFN16封裝片的上側(cè)；

所述的的封裝引腳17（GND）放置在芯片的底部。

2.根據(jù)權(quán)利要求1所述的數(shù)字無線通信芯片系統(tǒng)，其特征在于，所述射頻控制器采用一片F(xiàn)PGA，所述EEPROM是一片8*128bit的掉電保存和電擦寫存儲器陣列，所述數(shù)據(jù)緩存FIFO是一片8*64bits的RAM。

3.根據(jù)權(quán)利要求1所述的數(shù)字無線通信芯片系統(tǒng)，其特征在于，所述的VCO電路是由對應(yīng)連接的三極管、變?nèi)荻O管、電阻、電感、電容構(gòu)成。

4.根據(jù)權(quán)利要求1所述的數(shù)字無線通信芯片系統(tǒng)，其特征在于，所述的PLL是由數(shù)字PLL模塊、電容、電阻構(gòu)成。

5.一種優(yōu)化的數(shù)字無線通信芯片系統(tǒng)，其特征在于，包括射頻控制器以及與其連接的EEPROM、數(shù)據(jù)緩存FIFO、SPI接口、IO控制器、RSSI檢測器、IQ解調(diào)器、LNA、混頻器、PA、PLL、VCO、QFN16封裝；

所述SPI接口是邏輯主SPI接口，通過CSB，F(xiàn)CSB,SCLK,SDIO四線連接到射頻控制器，所述IO控制器包括邏輯輸入和輸出電路，所述RSSI檢測器與所述射頻控制器連接，所述IQ解調(diào)器通過IPC通道與所述射頻控制器相連，所述LNA直接連接到天線輸入端，所述混頻器通過芯片內(nèi)部屏蔽線路連接所述LNA和所述VCO，所述PA連接天線輸出端和VCO，所述PLL是一片數(shù)字鎖相環(huán)附帶環(huán)路濾波器，所述QFN16封裝包括芯片封裝管腳1為RF信號輸入P與所述LNA相連，芯片封裝管腳2為RF信號輸入N與所述LNA相連，所述芯片封裝管腳1和管腳2到所述芯片LNA模塊的連線長度相等；芯片封裝管腳3為PA輸出即與所述PA相連，芯片封裝管腳4為模擬VDD，芯片封裝管腳5為模擬GND，芯片封裝管腳6為數(shù)字GND，芯片封裝管腳7為數(shù)字VDD，芯片封裝管腳8為GPIO3，芯片封裝管腳9為SPI的時鐘，芯片封裝管腳10為SPI接口的數(shù)據(jù)輸入輸出，芯片封裝管腳11為SPI訪問寄存器片選，芯片封裝管腳12為SPI訪問FIFO的片選，芯片封裝管腳13為晶體電路輸入，芯片封裝管腳14為晶體電路輸出，芯片封裝管腳15為GPIO2，芯片封裝管腳16為GPIO1，芯片封裝襯底為模擬GND，定義為管腳17。