[發明專利]存儲器的控制系統及其控制方法

有效

• 申請號: 202110559873.6
• 申請日: 2021-05-21
• 公開（公告）號: CN113223566B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 杜吉剛;孫曉軍;張曙澤;馬明超;李建平;王翠平
• 申請（專利權）人: 長江先進存儲產業創新中心有限責任公司
• 主分類號: G11C5/14
• 分類號: G11C5/14;G06F1/3225;G06F1/3234;G06F1/324;G06F1/3287
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 周耀君

1.一種存儲器的控制系統，其特征在于，包括：控制電路、與所述控制電路耦接的時鐘振蕩器和信號處理電路；

其中，所述控制電路用于在有接收到所述操作指令信號時產生陣列讀寫信號，并將所述陣列讀寫信號發送至所述信號處理電路；所述信號處理電路用于根據所述陣列讀寫信號產生操作信號，并提供至所述存儲器的存儲陣列；

以及，所述控制電路還用于在接收到存儲陣列完成操作后發出的執行完畢信號后的預定時間內，判斷是否有接收到下一個操作指令信號；若有，則所述控制電路維持所述時鐘振蕩器開啟；若無，則所述控制電路產生時鐘關閉信號，并將所述時鐘關閉信號發送至所述時鐘振蕩器，以控制所述時鐘振蕩器關閉。

2.如權利要求1所述的存儲器的控制系統，其特征在于，所述存儲陣列具有多個區塊，所述控制電路在接收到執行操作的所有區塊均已完成操作所發出的執行完畢信號后的預定時間內，判斷是否有接收到下一操作指令信號。

3.如權利要求1所述的存儲器的控制系統，其特征在于，所述控制電路還用于在初次上電或者在時鐘關閉之后再接收到操作指令信號時產生時鐘開啟信號，并將所述時鐘開啟信號發送至所述時鐘振蕩器，以控制所述時鐘振蕩器開啟。

4.如權利要求1所述的存儲器的控制系統，其特征在于，還包括：耦接至所述控制電路的計數器，所述計數器用于計時以至少使所述控制電路基于所述計數器的計時時間判斷預定時間內是否有接收到下一個操作指令信號。

5.如權利要求1所述的存儲器的控制系統，其特征在于，根據對所述存儲器的操作頻率設定所述預定時間。

6.如權利要求5所述的存儲器的控制系統，其特征在于，所述存儲器應用于客戶端，所述預定時間為5S～20S；或者，所述存儲器應用于服務端，所述預定時間為10S～2min。

7.如權利要求1所述的存儲器的控制系統，其特征在于，所述控制電路包括第一層級控制模塊和多個第二層級控制模塊，所述操作指令信號包括第一級陣列讀寫信號和第二級陣列讀寫信號；所述信號處理電路包括多個處理模塊，以及所述存儲陣列具有多個區塊，多個所述第二層級控制模塊、多個所述處理模塊和多個所述區塊一一對應耦接；其中，

所述第一層級控制模塊耦接所述時鐘振蕩器，用于判斷預定時間內是否有接收到操作指令信號；若有，則所述第一層級控制模塊維持所述時鐘振蕩器開啟；若無，則所述第一層級控制模塊產生時鐘關閉信號，并將所述時鐘關閉信號發送至所述時鐘振蕩器，以控制所述時鐘振蕩器關閉；

以及所述第一層級控制模塊還用于根據接收到的所述操作指令信號產生第一級陣列讀寫信號，并將所述第一級陣列讀寫信號發送至需要執行操作的區塊所對應的第二層級控制模塊；

所述第二層級控制模塊用于根據接收到的所述第一級陣列讀寫信號產生第二級陣列讀寫信號，并將所述第二級陣列讀寫信號發送至對應的處理模塊；

所述處理模塊用于根據所述第二級陣列讀寫信號產生對應的操作信號，并將所述操作信號提供至對應的區塊。

8.如權利要求1所述的存儲器的控制系統，其特征在于，所述控制電路為數字電路；和/或，所述信號處理電路為模擬電路。

9.如權利要求1-8任一項所述的存儲器的控制系統，其特征在于，還包括：指令解析單元，所述指令解析單元耦接所述控制電路，用于根據接收到的指令產生所述操作指令信號，并將所述操作指令信號發送至所述控制電路。

10.如權利要求1所述的存儲器的控制系統，其特征在于，所述存儲器為相變存儲器。