[發(fā)明專利]一種內(nèi)嵌雙MOS觸發(fā)的SCR-LDMOS型ESD保護(hù)器件

有效

• 申請(qǐng)?zhí)枺?/td>: 202110558693.6
• 申請(qǐng)日: 2021-05-21
• 公開（公告）號(hào): CN113270400B
• 公開（公告）日: 2022-09-06
• 發(fā)明（設(shè)計(jì)）人: 成建兵;張才榮;周嘉誠(chéng);劉立強(qiáng)
• 申請(qǐng)（專利權(quán)）人: 南京郵電大學(xué)
• 主分類號(hào): H01L27/02
• 分類號(hào): H01L27/02;H01L29/78
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司 32200
• 代理人: 朱楨榮

本發(fā)明公開了一種內(nèi)嵌雙MOS觸發(fā)的SCR?LDMOS型ESD保護(hù)器件，當(dāng)ESD信號(hào)作用于新型SCR?LDMOS結(jié)構(gòu)陽極時(shí)，一方面，新結(jié)構(gòu)中的雙MOS結(jié)構(gòu)(PMOS+NMOS)引入的P+/N?buffer結(jié)取代了傳統(tǒng)SCR?LDMOS結(jié)構(gòu)中的P?body/N?epi結(jié)發(fā)生雪崩擊穿，降低了器件的觸發(fā)電壓，另外PMOS還輔助NMOS通道開啟泄放ESD電流；另一方面，內(nèi)嵌雙MOS觸發(fā)SCR?LDMOS結(jié)構(gòu)中存在的PMOS?NMOS通道可以對(duì)SCR?LDMOS電壓進(jìn)行箝位，抑制器件內(nèi)部正反饋效應(yīng)，提高器件維持電壓。此外，相比于傳統(tǒng)結(jié)構(gòu)，新結(jié)構(gòu)引入了PMOS?NMOS通道，電流泄放能力也得到了進(jìn)一步提高。

技術(shù)領(lǐng)域

本發(fā)明涉及電子器件及制造技術(shù)領(lǐng)域，特別是一種內(nèi)嵌雙MOS觸發(fā)的SCR-LDMOS型ESD保護(hù)器件。

背景技術(shù)

靜電(Electrostatic)是日常生活中隨處可見的現(xiàn)象，而對(duì)于日趨小型化、集成化的IC來說，其威脅巨大。集成電路在生產(chǎn)、封裝、測(cè)試、存放、運(yùn)輸?shù)拳h(huán)節(jié)中都有可能積聚電荷而受到來自靜電放電(Electrostatic Discharge,ESD)過程的危害，目前，每年由ESD/EOS引起的IC產(chǎn)品失效比例已高達(dá)38％，造成的經(jīng)濟(jì)損失達(dá)到數(shù)百萬美元。隨著集成電路制造工藝節(jié)點(diǎn)的不斷減小，晶體管柵氧層變薄，如果沒有進(jìn)行專門的ESD保護(hù)設(shè)計(jì)，芯片極其容易因受到ESD的高壓大電流沖擊而發(fā)生熱擊穿、柵氧化層擊穿、金屬線熔斷等失效現(xiàn)象。

SCR-LDMOS因?yàn)榫哂袕?qiáng)魯棒性，能夠泄放ESD大電流而在功率管理芯片中作為ESD防護(hù)器件得到廣泛應(yīng)用。但是常規(guī)的SCR-LDOMS結(jié)構(gòu)存在著諸多問題：①高觸發(fā)電壓②低維持電壓。這兩點(diǎn)導(dǎo)致ESD窗口過大，存在潛在的閂鎖風(fēng)險(xiǎn)，極大地限制了其在產(chǎn)業(yè)界中的實(shí)際應(yīng)用。因此，設(shè)計(jì)更多能夠在保持高魯棒性的同時(shí)，縮小設(shè)計(jì)窗口的ESD保護(hù)器件成為研究熱點(diǎn)。

現(xiàn)有專利201610008442.X提出一種PMOS輔助觸發(fā)SCR-LDMOS結(jié)構(gòu)，該結(jié)構(gòu)在傳統(tǒng)SCR-LDMOS結(jié)構(gòu)的N型外延區(qū)中插入P+接觸區(qū)，并在陽極P+區(qū)與新增P+區(qū)之間引入柵氧層結(jié)構(gòu)并與陽極相連，形成PMOS結(jié)構(gòu)；此外，在P型體區(qū)內(nèi)插入額外的P+接觸區(qū)，并通過導(dǎo)線將兩新增P+區(qū)相連。該結(jié)構(gòu)在器件內(nèi)部形成了一條額外的PMOS-P體區(qū)電阻的電流通道，使得ESD電流可以通過新增通道泄放，降低了器件的觸發(fā)電壓。同時(shí)新增P+區(qū)能夠降低傳統(tǒng)PNPN結(jié)構(gòu)的空穴發(fā)射率，以提高器件的維持電壓。該結(jié)構(gòu)對(duì)于傳統(tǒng)SCR-LDMOS結(jié)構(gòu)的ESD窗口的優(yōu)化程度有限，電壓鉗位能力也不強(qiáng)，還有很大的優(yōu)化空間。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是克服現(xiàn)有技術(shù)的不足而提供一種內(nèi)嵌雙MOS觸發(fā)的SCR-LDMOS型ESD保護(hù)器件，本發(fā)明可用于提高片上IC高壓器件ESD保護(hù)的可靠性，提高電路系統(tǒng)的ESD防護(hù)性能。

本發(fā)明為解決上述技術(shù)問題采用以下技術(shù)方案：

根據(jù)本發(fā)明提出的一種內(nèi)嵌雙MOS觸發(fā)的SCR-LDMOS型ESD保護(hù)器件，包括P襯底、薄埋氧化層、N型外延層、N型緩沖區(qū)、P型體區(qū)、第一N+注入?yún)^(qū)、第一P+注入?yún)^(qū)、第二P+注入?yún)^(qū)、第二N+注入?yún)^(qū)、第三N+注入?yún)^(qū)、第三P+注入?yún)^(qū)、第一場(chǎng)氧隔離區(qū)、第二場(chǎng)氧隔離區(qū)、第三場(chǎng)氧隔離區(qū)、第四場(chǎng)氧隔離區(qū)、第一多晶硅柵、第一薄柵氧化層、第二多晶硅柵、第二薄柵氧化層、第三多晶硅柵和第三薄柵氧化層，其中，

薄埋氧化層設(shè)置于P襯底的上表面上，N型外延層設(shè)置于薄埋氧化層的上表面上；

N型緩沖區(qū)、P型體區(qū)內(nèi)嵌設(shè)置于N型外延層的上表面，N型緩沖區(qū)的上表面、P型體區(qū)的上表面均與N型外延層的上表面相平齊，N型緩沖區(qū)的其中一側(cè)邊緣對(duì)接N型外延層的其中一側(cè)邊緣，且P型體區(qū)的其中一側(cè)邊緣對(duì)接N型外延層的另一側(cè)邊緣；