[發(fā)明專利]一種數(shù)字存內(nèi)計算陣列裝置有效
| 申請?zhí)枺?/td> | 202110555001.2 | 申請日: | 2021-05-21 |
| 公開(公告)號: | CN113035251B | 公開(公告)日: | 2021-08-17 |
| 發(fā)明(設計)人: | 喬樹山;黃茂森;尚德龍;周玉梅 | 申請(專利權(quán))人: | 中科院微電子研究所南京智能技術研究院 |
| 主分類號: | G11C11/419 | 分類號: | G11C11/419;G11C7/10;G11C7/12;G11C8/08;G11C8/10;G06F7/498;G06F7/575 |
| 代理公司: | 北京高沃律師事務所 11569 | 代理人: | 杜陽陽 |
| 地址: | 211100 江蘇省南京市江寧*** | 國省代碼: | 江蘇;32 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 數(shù)字 計算 陣列 裝置 | ||
本發(fā)明涉及一種數(shù)字存內(nèi)計算陣列裝置,包括256行×64列存內(nèi)計算模塊,各存內(nèi)計算模塊包括位單元、管T7、管8和同或門,管T7和管8構(gòu)成傳輸門;所述位單元的權(quán)重存儲點Q與傳輸門的輸入端連接,傳輸門的輸出端與同或門的第一輸入端連接,同或門的第二輸入端連接輸入信號,同或門的輸出作為位單元的輸出,管T7的柵極連接控制信號RE,管T8的柵極連接控制信號REN;各位單元輸入的輸入信號與權(quán)重存儲點Q通過同或門進行同或操作;每次對一列位單元進行計算,256個位單元的1bit輸出通過累加后輸出一個9bit的乘累加結(jié)果。本發(fā)明提高了計算精度。
技術領域
本發(fā)明涉及存內(nèi)計算技術領域,特別是涉及一種數(shù)字存內(nèi)計算陣列裝置。
背景技術
深度卷積神經(jīng)網(wǎng)絡(DCNNs)繼續(xù)證明了推理精度的提高,深度學習正在向邊緣計算轉(zhuǎn)移。這一發(fā)展推動了低資源機器學習算法及其加速硬件的工作。DCNNs中最常見的運算是乘法和累加(MAC),它控制著功率和延遲。MAC操作具有很高的規(guī)則性和并行性,因此非常適合硬件加速。然而,內(nèi)存訪問量嚴重限制了傳統(tǒng)數(shù)字加速器的能源效率。因此,存內(nèi)計算(CIM)對DCNN加速越來越有吸引力。
現(xiàn)在的存算陣列基本都基于模擬域的計算方式,計算操作分為基于電阻分壓器、放電率等的電流域計算和基于電荷共享、電容分壓器等的電荷域計算兩種。模擬域計算容易受環(huán)境的影響,比如溫度和噪聲。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種數(shù)字存內(nèi)計算陣列裝置,實現(xiàn)用數(shù)字方法進行乘累加,提高了計算精度。
為實現(xiàn)上述目的,本發(fā)明提供了如下方案:
一種數(shù)字存內(nèi)計算陣列裝置,包括行譯碼及輸入驅(qū)動模塊、寫權(quán)重的位線控制及計算的列控制模塊、256行×64列存內(nèi)計算模塊,各存內(nèi)計算模塊包括位單元、管T7、管T8和同或門,管T7和管T8構(gòu)成傳輸門,所述位單元為SRAM存儲單元;
所述寫權(quán)重的位線控制及計算的列控制模塊用于為各列提供控制信號RE和控制信號REN;所述行譯碼及輸入驅(qū)動模塊用于為各行提供輸入信號;
所述位單元的權(quán)重存儲點Q與傳輸門的輸入端連接,傳輸門的輸出端與所述同或門的第一輸入端連接,所述同或門的第二輸入端連接所述輸入信號,所述同或門的輸出作為位單元的輸出,管T7的柵極連接控制信號RE,管T8的柵極連接控制信號REN;
各位單元輸入的輸入信號與權(quán)重存儲點Q通過同或門進行同或操作;
每次對一列位單元進行計算,256個位單元的1bit輸出通過累加后輸出一個9bit的乘累加結(jié)果。
可選地,所述位單元為6T SRAM存儲單元。
可選地,所述256個位單元的1bit輸出通過8級加法器樹累加后輸出一個9bit的乘累加結(jié)果。
可選地,所述寫權(quán)重的位線控制及計算的列控制模塊還用于控制各列位單元提供位線和位線反。
可選地,所述行譯碼及輸入驅(qū)動模塊還用于控制各行位單元的字線。
可選地,管T7為NMOS管,管T8為PMOS管。
根據(jù)本發(fā)明提供的具體實施例,本發(fā)明公開了以下技術效果:
本發(fā)明一種數(shù)字存內(nèi)計算陣列裝置,各位單元中管T7和管T8構(gòu)成傳輸門,通過輸入信號與權(quán)重值進行同或,實現(xiàn)數(shù)字方法進行乘累加不會造成計算精度的損失。
附圖說明
為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案,下面將對實施例中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發(fā)明的一些實施例,對于本領域普通技術人員來講,在不付出創(chuàng)造性勞動性的前提下,還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明一種數(shù)字存內(nèi)計算陣列裝置結(jié)構(gòu)示意圖;
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中科院微電子研究所南京智能技術研究院,未經(jīng)中科院微電子研究所南京智能技術研究院許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110555001.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:多肽的制備方法
- 下一篇:光纖串聯(lián)型高壓變頻器及其控制方法





