[發明專利]一種CMOS數字集成電路總劑量效應建模方法及系統在審
| 申請號: | 202110554445.4 | 申請日: | 2021-05-20 |
| 公開(公告)號: | CN113341761A | 公開(公告)日: | 2021-09-03 |
| 發明(設計)人: | 劉錦輝;梁博;曹燁政;孟菲;劉剛;萬波 | 申請(專利權)人: | 西安電子科技大學 |
| 主分類號: | G05B17/02 | 分類號: | G05B17/02 |
| 代理公司: | 西安長和專利代理有限公司 61227 | 代理人: | 黃偉洪 |
| 地址: | 710071 陜西省*** | 國省代碼: | 陜西;61 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 cmos 數字集成電路 劑量 效應 建模 方法 系統 | ||
1.一種CMOS數字集成電路總劑量效應建模方法,其特征在于,所述CMOS數字集成電路總劑量效應建模方法包括:
選擇或設計一種數字器件作為原始器件;
對原始數字器件用儀器測量或者在元器件官網下載獲得原始器件的IBIS模型數據;
基于IBIS模型數據提取輸入端口的鉗位管特性曲線和輸出端口的晶體管特性曲線;
根據鉗位管特性曲線提取二極管模型參數;
根據晶體管特性曲線提取MOS管模型參數;
根據提取的模型參數建立CMOS數字IC行為-物理混合模型;
根據總劑量效應引起的時序變化建立CMOS數字IC時序退化模型;
根據總劑量效應造成的器件電特性退化,建立CMOS數字IC輸出端口總劑量效應模型。
2.如權利要求1所述CMOS數字集成電路總劑量效應建模方法,其特征在于,所述原始電子器件的IBIS模型的構建,包括:采用SPICE仿真方法或者真實器件直接測量的方法,測得原始電子器件的IV數據和VT數據;其中,所述IV數據表示電流電壓關系,包括上拉下拉I/V數據Pullup、Pulldown以及電源和GND鉗位數據Power_Clamp、Gnd_Clamp;所述VT數據表示電壓時間關系,包括上升波形的VT數據和下降波形的VT數據;將數據錄入IBIS文件,完成IBIS模型的創建。
3.如權利要求1所述CMOS數字集成電路總劑量效應建模方法,其特征在于,所述基于IBIS模型數據提取輸入端口的鉗位管特性曲線和輸出端口的晶體管特性曲線,包括:基于IBIS模型數據,提取原始器件輸入端口電源鉗位管和地鉗位管的特性曲線,提取原始器件輸出端口PMOS管與地鉗位管特性曲線和NMOS管與電源鉗位管特性曲線;
其中,基于IBIS模型提取輸入端口鉗位管特性曲線時,Power_Clamp數據描述當輸入電壓高于器件供電電壓Vcc時該輸入端口的電壓、電流關系,端口地鉗位管反向截止,電源鉗位管正向導通,該組數據即為電源鉗位管的V/I特性曲線;由于IBIS模型規定Power_Clamp數據表中的電壓Vtable為電源電位減去引腳輸入電位Vin,故在提取電源鉗位管V-I特性時,對應電壓V為輸入端口電壓Vin減去電源電位Vcc,即數據表中電壓Vtable的相反數;
基于IBIS模型提取輸入端口鉗位管特性曲線時,GND_Clamp描述當輸入電壓低于GND時輸入引腳的電壓、電流特性;電源鉗位管反向截止,地鉗位管正向導通,故GND_Clamp數據即為地鉗位管V/I特性曲線;根據IBIS模型規定,GND_Clamp數據表中的電壓Vtable為輸入引腳電壓Vin減去地電位VGND;在提取地鉗位管V-I特性時,對應電壓V為地電壓減去輸入引腳電壓Vin,即數據表中電壓Vtable的相反數;
基于IBIS模型提取輸出端口PMOS管和地鉗位管特性曲線時,提取輸出引腳電壓-VCC~VCC范圍間的V-I數據,即對應Pullup曲線2VCC~0V區間的數據;推挽輸出端口,Pullup曲線融合上拉管與鉗位管的電特性;當輸出引腳電壓處于0V~VCC之間時,上拉管PMOS導通,此時的V-I曲線即為PMOS管輸出特性曲線;當輸出端口電壓小于0V時,PMOS管與地鉗位管二極管均導通,Pullup電流數據Itable為上拉PMOS管電流IPMOS與地鉗位二極管電流Idiode之和,且二極管兩端電壓Vdiode為GND電位減去輸出端口電壓Vout即Pullup電壓數據Vtable減去電源電位Vcc;根據MOS器件飽和區電壓-電流模型對PMOS輸出特性曲線飽和區進行擬合,得到在VCC~2VCC區間電壓內流過PMOS管的電流IPMOS,進而得到地鉗位二極管特性曲線;
基于IBIS模型提取輸出端口NMOS管和電源鉗位管特性曲線時,輸出端口電壓Vout在0V~Vcc范圍時,NMOS管導通,其它晶體管均截止,該段Pulldown數據描述的即為NMOS管輸出特性;根據MOS器件飽和區電壓-電流模型,對NMOS管進行參數擬合,得到流過NMOS管的電流INMOS,當Vout大于Vcc時,Pulldown表的電流Itable等于與流過NMOS管的電流INMOS與流過電源鉗位管的電流Idiode之和,且電源鉗位二極管兩端電壓Vout為輸出端口電壓減去電源電壓Vcc,由此得到電源鉗位二極管特性曲線。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學,未經西安電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110554445.4/1.html,轉載請聲明來源鉆瓜專利網。





