[發明專利]監測柵極氧化層的擊穿電壓的方法

在審

• 申請號: 202110552647.5
• 申請日: 2021-05-20
• 公開（公告）號: CN113284818A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 郭偉;曾旭;盧盈
• 申請（專利權）人: 廣州粵芯半導體技術有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L23/544
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 羅磊

1.一種監測柵極氧化層的擊穿電壓的方法，用于監測半導體結構的柵極氧化層的擊穿電壓，其特征在于，包括：

形成半導體結構，所述半導體結構包括：有源區、淺溝槽隔離結構、柵極氧化層和多晶硅柵極，所述淺溝槽隔離結構形成在所述有源區內，所述淺溝槽隔離結構將所述有源區的上半部分分隔成多個塊狀結構，所述柵極氧化層覆蓋所述有源區和所述淺溝槽隔離結構，所述多晶硅柵極覆蓋部分所述柵極氧化層；

在所述柵極氧化層的邊緣處形成連接所述有源區的第一接觸窗，在所述多晶硅表面形成連接所述多晶硅柵極的第二接觸窗；

測試所述第一接觸窗和所述第二接觸窗之間的電壓，作為柵極氧化層的擊穿電壓。

2.如權利要求1所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述半導體結構還包括襯底，所述有源區形成在所述襯底內，所述柵極氧化層形成在所述襯底表面。

3.如權利要求2所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，形成半導體結構的方法包括：

提供襯底；

在所述襯底內形成有源區；

刻蝕所述有源區形成多個淺溝槽隔離結構，所述淺溝槽隔離結構分為多行多列，所述淺溝槽隔離結構將所述有源區表面分隔形成多行多列；

在所述淺溝槽隔離結構和所述有源區表面形成柵極氧化層；

在所述柵極氧化層表面形成多晶硅柵極。

4.如權利要求1所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述有源區的摻雜深度為0～2500nm。

5.如權利要求1所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述淺溝槽隔離結構的深度為100nm～600nm。

6.如權利要求1所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述有源區包括第一有源區和第二有源區，所述第一有源區呈多個點狀，多個點狀的第二有源區形成陣列的形狀，所述第一有源區形成框架結構，并且，所述第二有源區位于所述框架結構內。

7.如權利要求6所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述第一接觸窗位于所述第一有源區上方。

8.如權利要求6所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述多晶硅柵極覆蓋淺溝槽隔離結構和所述第二有源區上方的所述柵極氧化層。

9.如權利要求6所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述第二有源區形成9乘9的陣列。

10.如權利要求6所述的監測柵極氧化層的擊穿電壓的方法，其特征在于，所述第二有源區的截面為正方形。