[發明專利]一種功率半導體器件制造方法及功率半導體器件

在審

• 申請號: 202110552179.1
• 申請日: 2021-05-20
• 公開（公告）號: CN113299737A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 吳昊;付曉君
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 李鐵

本發明提供一種功率半導體器件制造方法及功率半導體器件，所述的方法包括：提供一襯底并在所述襯底上依次堆疊一成核層和一緩沖層；在所述緩沖層進行刻蝕，完成刻蝕后的緩沖層包括第一區域、第二區域和第三區域，其中，所述第三區域的厚度大于所述第一區域，所述第二區域沿所述緩沖層的厚度方向由所述第一區域延伸至所述第三區域；在所述緩沖層上堆疊一勢壘層，在所述勢壘層上分別設置一源極、一漏極以及一柵極；在所述源極和所述漏極之間堆疊一鈍化層，完成功率半導體器件的制造。通過將緩沖層進行刻蝕，形成的具有階梯結構的緩沖層，來調節功率半導體器件內部的電場分布，削弱柵極底部的電場峰值。

技術領域

本發明涉及半導體制造領域，特別是涉及一種功率半導體器件制造方法及功率半導體器件。

背景技術

以氮化鎵/GaN為代表的第三代寬禁帶半導體材料，具有高壓、高頻、耐高溫和抗輻照等特點，在微波射頻和電力電子領域有著廣泛的應用和無限的前景。和傳統硅基功率器件相比，氮化鎵功率器件具有較寬的寬禁帶、較高的臨界擊穿電壓、較大電子遷移速率。在小型化和集成化的功率器件中，受功率器件內部電場分布的限制，功率器件的擊穿電壓一般較低。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種功率半導體器件制造方法及功率半導體器件，用于解決現有技術中功率半導體器件的擊穿電壓較低的問題。

為實現上述目的及其他相關目的，本發明提供一種功率半導體器件制造方法，包括：

提供一襯底并在所述襯底上依次堆疊一成核層和一緩沖層；

在所述緩沖層進行刻蝕，完成刻蝕后的緩沖層包括第一區域、第二區域和第三區域，其中，所述第三區域的厚度大于所述第一區域，所述第二區域沿所述緩沖層的厚度方向由所述第一區域延伸至所述第三區域；

在所述緩沖層上堆疊一勢壘層，在所述勢壘層上分別設置一源極、一漏極以及一柵極，所述源極與所述第一區域的位置相對應，所述漏極與所述第三區域的位置相對應，所述柵極設置在第四區域上，所述第一區域和所述第二區域的連接處與所述第四區域相對應；

在所述源極和所述漏極之間堆疊一鈍化層，完成功率半導體器件的制造。

可選的，所述成核層的厚度為5至20微米，所述成核層的材料為氮化鋁。

可選的，所述緩沖層的厚度為1至3微米，所述緩沖層的材料為氮化鎵。

可選的，所述勢壘層的厚度為0至20納米，所述勢壘層的材料的化學式為Al_xGa_1-xN，其中，Al為鋁，Ga為鎵，N為氮，x為常數且x的取值范圍為0.15至0.25。

可選的，所述柵極包括一氮化鎵層，該氮化鎵層的刻蝕寬度為1微米至2微米，且對所述氮化鎵層進行鎂離子摻雜。

可選的，鎂離子的濃度為3×10²³個鎂離子每立方米。

可選的，所述柵極還包括一金屬層，所述金屬層設置在所述氮化鎵層之上。

可選的，所述鈍化層的材料為氮化硅。

可選的，所述第一區域與所述第三區域的厚度之比為k，k為常數且k的取值范圍為0.1至0.5。

可選的，所述源極、所述漏極以及所述柵極的寬度位置范圍為1微米至5微米。

可選的，所述柵極與所述源極之間的距離為1微米至3微米，所述柵極與所述漏極之間的距離為3微米至10微米。

可選的，所述源極、所述漏極以及所述柵極的材料包括以下至少之一：鈦、鋁、鎳、金。

一種功率半導體器件，由所述的功率半導體器件制造方法制成，包括：