[發明專利]一種控制485收發方向切換的方法、裝置、設備及介質

在審

• 申請號: 202110547727.1
• 申請日: 2021-05-19
• 公開（公告）號: CN113515479A
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 張玉良;江燕良;徐富軍;張功
• 申請（專利權）人: 河南牧原智能科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王曉坤

本申請公開了一種控制485收發方向切換的方法，包括接收收發方向切換的指令；根據指令，利用應用層中的管理函數調用串口的485配置函數；485配置函數在驅動層為串口注冊完成；根據485配置函數，利用應用層中的電平參數處理函數控制串口的電平在發送數據起始時刻和接收數據結束時刻為第一電平，并控制串口的電平在發送數據結束時刻和接收數據起始時刻為第二電平；第一電平、第二電平為高電平、低電平中的一種，且第一電平、第二電平不同。由于485配置函數在驅動層中注冊完成，在切換時可以精確估計系統延遲時間，使得收發狀態可以及時完成切換，避免數據丟失，提升通信穩定性和可靠性。本申請還提供具有上述優點的裝置、設備及介質。

技術領域

本申請涉及通信技術領域，特別是涉及一種控制485收發方向切換的方法、裝置、設備及計算機可讀存儲介質。

背景技術

485通訊屬于半雙工通訊，數據可以沿兩個方向傳送，但同一時刻一個信道只允許單方向傳送，即收發過程不能同時進行。通常由CPU(Central Processing Unit，中央處理器)引出三根管腳，包括兩個UART管腳(記作PIN_RX、PIN_TX)和一個485收發方向控制管腳(記作PIN_DIR)，這三根管腳會接在板上的RS485芯片上，485芯片再向板外引出“D+、D-”兩根差分信號總線。當CPU基于Linux系統控制485芯片收發方向進行切換時，在物理上數據已傳輸完畢時，由于Linux系統自身存在延遲，導致數據發送或者接收完成后，收發方向不能及時切換，進而直接導致數據丟失，影響通信穩定性和可靠性。

因此，如何解決上述技問題應是本領域技術人員重點關注的。

發明內容

本申請的目的是提供一種控制485收發方向切換的方法、裝置、設備及計算機可讀存儲介質，以及時切換收發方向，避免數據丟失。

為解決上述技術問題，本申請提供一種控制485收發方向切換的方法，包括：

接收收發方向切換的指令；

根據所述指令，利用應用層中的管理函數調用串口的485配置函數；所述485配置函數在驅動層為所述串口注冊完成；

根據所述485配置函數，利用所述應用層中的電平參數處理函數控制所述串口的電平在發送數據起始時刻和接收數據結束時刻為第一電平，并控制所述串口的電平在發送數據結束時刻和接收數據起始時刻為第二電平；

其中，所述第一電平、所述第二電平為高電平、低電平中的一種，且所述第一電平、所述第二電平不同。

可選的，所述根據所述指令，利用應用層中的管理函數調用串口的485配置函數之前，還包括：

初始化所述串口；

判斷所述串口是否使能485模式；

若所述串口使能485模式，則判斷所述串口是否支持485模式；

若所述串口支持485模式，則進入根據所述指令，利用應用層中的管理函數調用串口的485配置函數的步驟。

可選的，所述利用應用層中的管理函數調用串口的485配置函數之前，還包括：

在所述應用層中打開所述串口。

可選的，控制所述串口的電平在發送數據結束時刻為第二電平，其中，所述第二電平為低電平包括：

調用在所述應用層中已完成注冊的中斷處理函數；

根據所述中斷處理函數，調用所述電平處理函數，以拉低所述串口的電平。

本申請還提供一種控制485收發方向切換的裝置，包括：

接收模塊，用于接收收發方向切換的指令；