[發明專利]一種基于冗余ODDS數的十進制6:3壓縮器結構

在審

• 申請號: 202110545079.6
• 申請日: 2021-05-19
• 公開（公告）號: CN113296739A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 崔曉平;王濤
• 申請（專利權）人: 南京航空航天大學
• 主分類號: G06F7/74
• 分類號: G06F7/74
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 熊玉瑋

本發明公開一種基于冗余ODDS數的十進制6:3壓縮器結構，屬于計算、推算或計數的技術領域，尤其涉及一種應用于高性能十進制乘法器的部分積壓縮模塊。該壓縮器包括由8個二進制3:2壓縮器構成的第一級4位二進制6:4壓縮模塊，由4個二進制4:2壓縮器構成的第二級4位二進制4:2壓縮模塊和由4位ODDS十進制計數器構成的第三級+6修正信號計數模塊，采用分級壓縮和無進位疊加技術的壓縮方法實現了6個ODDS操作數的6:3壓縮，壓縮比是2:1，其簡單規整的壓縮結構減少了十進制乘法運算系統的復雜度并提高了系統的延時。

技術領域

本發明公開一種基于冗余ODDS(Overloaded Decimal Digit Set,超載十進制數集)數的十進制6:3壓縮器結構，涉及數字系統設計技術，涉及計算機算術運算單元的設計，屬于計算、推算或計數的技術領域，尤其涉及一種應用于高性能十進制乘法器的部分積壓縮模塊。

背景技術

集成電路是我國信息產業發展的核心領域，中央處理器(Central ProcessingUnit，CPU)是一塊超大規模的集成電路，是一臺計算機的運算核心和控制核心，是電子信息產業核心競爭力的體現。CPU內部的浮點算術運算單元決定了計算機的浮點運算能力，是關系到CPU的多媒體、3D圖形處理能力以及計算能力的一個重要指標。由于二進制運算速度快和電路實現更為簡單等優點，目前CPU中的浮點運算單元都是基于二進制系統而不是十進制系統。但十進制小數計算普遍存在于計算機用戶的各種運算當中，由于十進制至二進制數的轉換過程中存在著誤差和舍入，無法滿足金融分析、稅率計算、會計、保險等商業計算領域對十進制算術運算的精度要求，因此設計高性能的十進制算術運算系統正受到學術界和工業界普遍重視。

2008年發行的IEEE 754標準修訂版本包括了十進制浮點算術運算硬件單元(Decimal Float Point Unit,DFPU)的十進制16×16-digit和34×34-digit的格式和規范。目前，IBM面向工作站和服務器的Power 6、Z系列的微處理器和富士通SparcX微處理器等已經嵌入了符合IEEE754-2008標準的十進制浮點算術運算硬件單元。2019年IEEE給出了最新版的浮點算術的草擬標準，該標準詳細說明了二進制和十進制浮點算術的轉換，算術格式和標準。由此可見，十進制算術運算在計算機算術運算中的重要性和必要性無可置疑，而目前國內對十進制算術運算的研究還相當缺乏，對十進制算術運算進行系統研究刻不容緩。十進制乘法運算作為浮點乘法和浮點乘加運算單元的重要組成部分，對其進行研究具有重要的學術價值。

一位十進制數(又稱為1個字或者1-digit)由4-bit二-十進制編碼(Binary-CodedDecimal,BCD碼)表示，十進制算術運算系統的輸入和輸出操作數為BCD-8421，在十進制算術運算過程中，利用BCD碼的有權特性、自補特性和冗余特性選擇不同的十進制數編碼方式可以有效地提高乘法運算、加法運算、乘加運算和除法運算中各部分電路的性能。近年來，BCD-4221/5211編碼([0,9])、余三(excess-3,XS-3)編碼([3,12])、余六(excess-6,XS-6)編碼([6,15])和冗余余三(excess-3,XS-3)編碼([-3,12])、ODDS編碼([0,15])被廣泛應用于十進制乘法運算系統中，而ODDS編碼所具有的冗余特性、超載特性和類二進制數編碼的特性，是近年來改善十進制算術運算系統的算法和電路結構，保障系統結構規整的有效手段。

十進制乘法運算包括部分積產生、部分積壓縮樹和最終積產生三個部分，其中，十進制部分積壓縮樹在整個十進制乘法器結構中規模最大、耗時最多，因此構建出高性能的十進制壓縮器對十進制乘法器的設計至關重要。本發明旨在設計一種基于冗余ODDS數的十進制6:3壓縮器，克服目前通過3個2:1ODDS壓縮器實現的6:3壓縮器結構復雜度高且延時時間長的缺陷。

發明內容