[發(fā)明專利]數(shù)據(jù)存取方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器存儲(chǔ)裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110542183.X
• 申請(qǐng)日: 2021-05-18
• 公開（公告）號(hào): CN113129968A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計(jì)）人: 楊宇翔;林緯;曾士家;劉安城;許祐誠
• 申請(qǐng)（專利權(quán)）人: 群聯(lián)電子股份有限公司
• 主分類號(hào): G11C13/00
• 分類號(hào): G11C13/00
• 代理公司: 北京同立鈞成知識(shí)產(chǎn)權(quán)代理有限公司 11205
• 代理人: 宋興;臧建明

本發(fā)明提供一種數(shù)據(jù)存取方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器存儲(chǔ)裝置。所述方法包括：讀取實(shí)體程序化單元存儲(chǔ)的碼字，并計(jì)算所述碼字包括的虛擬數(shù)據(jù)中比特值發(fā)生變化的比特變化比例；根據(jù)所述比特變化比例調(diào)整讀取電壓電平或?qū)?shù)可能性比值；以及利用調(diào)整后的所述讀取電壓電平或調(diào)整后的所述對(duì)數(shù)可能性比值對(duì)所述碼字進(jìn)行解碼操作。

技術(shù)領(lǐng)域

本發(fā)明涉及一種存儲(chǔ)器數(shù)據(jù)存取技術(shù)，尤其涉及一種數(shù)據(jù)存取方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器存儲(chǔ)裝置。

背景技術(shù)

數(shù)碼相機(jī)、手機(jī)與MP3在這幾年來的成長(zhǎng)十分迅速，使得消費(fèi)者對(duì)存儲(chǔ)媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲(chǔ)器(rewritable non-volatile memory module)(例如，快閃存儲(chǔ)器)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記型計(jì)算機(jī)。固態(tài)硬盤就是一種以快閃存儲(chǔ)器作為存儲(chǔ)媒體的存儲(chǔ)器存儲(chǔ)裝置。因此，近年快閃存儲(chǔ)器產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。

許多存儲(chǔ)器控制器配置有錯(cuò)誤檢查與校正電路。此錯(cuò)誤檢查與校正電路用以對(duì)從可復(fù)寫式非易失性存儲(chǔ)器模塊中讀取出的數(shù)據(jù)進(jìn)行錯(cuò)誤檢查與更正。然而，數(shù)據(jù)比特處于抹除狀態(tài)的臨界電壓分布通常會(huì)異于處于其他程序化狀態(tài)的臨界電壓分布，造成某些錯(cuò)誤不容易被找到，使得解碼失敗的機(jī)率增加。

發(fā)明內(nèi)容

本發(fā)明提供一種數(shù)據(jù)存取方法、存儲(chǔ)器控制電路單元以及存儲(chǔ)器存儲(chǔ)裝置，可提高解碼效率。

本發(fā)明的范例實(shí)施例提供一種數(shù)據(jù)存取方法，用于可復(fù)寫式非易失性存儲(chǔ)器模塊。所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體抹除單元，所述多個(gè)實(shí)體抹除單元的每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元。所述數(shù)據(jù)存取方法包括：讀取實(shí)體程序化單元存儲(chǔ)的碼字，并計(jì)算所述碼字包括的虛擬數(shù)據(jù)中比特值發(fā)生變化的比特變化比例；根據(jù)所述比特變化比例調(diào)整讀取電壓電平或?qū)?shù)可能性比值；以及利用調(diào)整后的所述讀取電壓電平或調(diào)整后的所述對(duì)數(shù)可能性比值對(duì)所述碼字進(jìn)行解碼操作。

在本發(fā)明的一范例實(shí)施例中，上述根據(jù)所述比特變化比例調(diào)整所述讀取電壓電平或所述對(duì)數(shù)可能性比值的步驟包括：根據(jù)所述比特變化比例決定補(bǔ)償值，并根據(jù)所述補(bǔ)償值調(diào)整所述讀取電壓電平。

在本發(fā)明的一范例實(shí)施例中，上述根據(jù)所述比特變化比例調(diào)整所述讀取電壓電平或所述對(duì)數(shù)可能性比值的步驟包括：根據(jù)所述比特變化比例決定補(bǔ)償值，并根據(jù)所述補(bǔ)償值調(diào)整所述對(duì)數(shù)可能性比值。

在本發(fā)明的一范例實(shí)施例中，上述虛擬數(shù)據(jù)為比特全為1的數(shù)據(jù)。

在本發(fā)明的一范例實(shí)施例中，上述比特變化比例包括所述虛擬數(shù)據(jù)中比特1變化為0的比例。

在本發(fā)明的一范例實(shí)施例中，上述解碼操作包括硬比特模式解碼操作。所述數(shù)據(jù)存取方法包括：利用調(diào)整后的所述讀取電壓電平讀取所述實(shí)體程序化單元存儲(chǔ)的所述碼字，并對(duì)所述碼字進(jìn)行所述硬比特模式解碼操作。

在本發(fā)明的一范例實(shí)施例中，上述解碼操作包括軟比特模式解碼操作。所述數(shù)據(jù)存取方法包括：根據(jù)調(diào)整后的所述對(duì)數(shù)可能性比值對(duì)所述碼字進(jìn)行所述軟比特模式解碼操作。

本發(fā)明的范例實(shí)施例提供一種存儲(chǔ)器控制電路單元，用于控制可復(fù)寫式非易失性存儲(chǔ)器模塊。所述存儲(chǔ)器控制電路單元包括主機(jī)接口、存儲(chǔ)器接口、錯(cuò)誤檢查與校正電路以及存儲(chǔ)器管理電路。所述主機(jī)接口用以耦接至主機(jī)系統(tǒng)。所述存儲(chǔ)器接口用以耦接至所述可復(fù)寫式非易失性存儲(chǔ)器模塊，其中所述可復(fù)寫式非易失性存儲(chǔ)器模塊包括多個(gè)實(shí)體抹除單元，所述多個(gè)實(shí)體抹除單元的每一實(shí)體抹除單元具有多個(gè)實(shí)體程序化單元。所述存儲(chǔ)器管理電路耦接至所述主機(jī)接口、所述存儲(chǔ)器接口以及所述錯(cuò)誤檢查與校正電路。所述存儲(chǔ)器管理電路用以讀取實(shí)體程序化單元存儲(chǔ)的碼字，并計(jì)算所述碼字包括的虛擬數(shù)據(jù)中比特值發(fā)生變化的比特變化比例。所述存儲(chǔ)器管理電路更用以根據(jù)所述比特變化比例調(diào)整讀取電壓電平或?qū)?shù)可能性比值。并且，所述錯(cuò)誤檢查與校正電路更用以利用調(diào)整后的所述讀取電壓電平或調(diào)整后的所述對(duì)數(shù)可能性比值對(duì)所述碼字進(jìn)行解碼操作。