[發明專利]帶高阻層的MOSFET及其制備方法、功率晶體管模塊

在審

• 申請號: 202110532062.7
• 申請日: 2021-05-14
• 公開（公告）號: CN113299756A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 徐光偉;劉琦;周選擇;龍世兵;趙曉龍
• 申請（專利權）人: 中國科學技術大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/34;H05B45/37
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 孫蕾

本發明公開了一種帶高阻層的MOSFET及其制備方法、功率晶體管模塊，其中，該帶高阻層的MOSFET包括：半絕緣襯底層、緩沖層、外延層、高阻層；源電極、漏電極、柵電極；其中，半絕緣襯底層、緩沖層、外延層自下至上依次設置；源電極、漏電極均設置在外延層上表面，源電極、漏電極與外延層均形成歐姆接觸；外延層非歐姆接觸區域的上表面設置柵介質；柵電極設置在柵介質的上表面；外延層中位于柵電極、漏電極之間的非歐姆接觸區域設置高阻層；高阻層包括N型氧化鎵，載流子濃度包括0～1×10supgt;16/supgt;cmsupgt;?3/supgt;。

技術領域

本發明涉及半導體技術領域，具體涉及一種帶高阻層的MOSFET及其制備方法、功率晶體管模塊。

背景技術

MOSFET(金屬氧化物半導體型場效應管)是一種開關器件，可通過改變施加在柵極上的電壓控制漏極與源極之間電流的大小。MOSFET的關鍵性能指標包括導通電阻、開態輸出電流、關態漏電流和擊穿電壓。但器件的導通特性與關態特性是相互制約的，關態特性的提升常會以導通特性的下降為代價。故制備同時具有低導通電阻、大輸出電流和高擊穿電壓、低漏電流的具有高功率品質因數的器件較為困難。

氧化鎵是一種寬禁帶半導體，臨界擊穿場強遠遠高于傳統半導體。基于氧化鎵的MOSFET未來有望應用于高壓直流供電、電動汽車等領域，實現更高性能的功率處理能力。為了充分發揮氧化鎵的材料優勢，獲得高性能的氧化鎵功率MOSFET，尋找更好的導通特性與關斷特性折中方案成為了必然需求。

在MOSFET的設計中，增大MOSFET的漏極與柵極間距、降低其溝道摻雜濃度可減小漏電流，提升擊穿電壓，但會導致導通電阻明顯增大，導通損耗上升，甚至導致器件的功率品質因數下降。如果僅從降低導通電阻的角度考慮而減小柵漏間距、提升溝道摻雜濃度也同樣可能導致功率品質因數的下降。另外，為防止實際應用中電路失效時電路中意外出現電流通路，常關型MOSFET更可能得到實際應用。但由于氧化鎵缺少p型摻雜方法，常關型氧化鎵MOSFET不易實現。目前常關型氧化鎵MOSFET的實現常以降低輸出電流、增大導通電阻為代價。

發明內容

有鑒于此，本發明提供一種帶高阻層的MOSFET及其制備方法、功率晶體管模塊，以期至少部分地解決上述技術問題中的至少之一。

為了實現上述目的，作為本發明的一個方面，本發明提供了一種帶高阻層的MOSFET，包括：半絕緣襯底層、緩沖層、外延層、高阻層；源電極、漏電極、柵電極；其中，半絕緣襯底層、緩沖層、外延層自下至上依次設置；源電極、漏電極均設置在外延層上表面，源電極、漏電極與外延層均形成歐姆接觸；外延層非歐姆接觸區域的上表面設置柵介質；柵電極設置在柵介質的上表面；外延層中位于柵電極、漏電極之間的非歐姆接觸區域設置高阻層；高阻層包括N型氧化鎵，載流子濃度包括0～1×10¹⁶cm^-3。

根據本發明實施例，半絕緣襯底層的摻雜雜質包括鐵、鎂中的任意一種。

根據本發明實施例，外延層的載流子濃度包括1×10¹⁶cm^-3～1×10¹⁹cm^-3；緩沖層的載流子濃度包括1×10¹⁴cm^-3～1×10¹⁶cm^-3。

根據本發明實施例，源電極包括Ti、Al、Au中的一種或多種；漏電極包括Ti、Al、Au中的一種或多種。

根據本發明實施例，柵電極包括Ni、Pt、Au、Ti中的一種或多種。