[發明專利]半導體封裝裝置及其制造方法

在審

• 申請號: 202110530102.4
• 申請日: 2021-05-14
• 公開（公告）號: CN115939075A
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 呂文隆
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京植眾德本知識產權代理有限公司 16083
• 代理人: 高秀娟

本公開提供了半導體封裝裝置及其制造方法，通過利用下表面基本共面的高度控制板，控制電鍍過程以實現在襯底上形成頂面基本共面的各第一導電柱。即通過利用各頂面基本共面的第一導電柱，可以提高襯底對外電連接的均勻度。進而提高產品電連接性能和良率。

技術領域

本公開涉及半導體封裝技術領域，具體涉及半導體封裝裝置及其制造方法。

背景技術

目前，在襯底上設置線路時，由于襯底表面的均勻度(uniformity)較差(例如，襯底的均勻度大多大于5％)，在將晶片(die)或者線路設置到襯底上時，可能會引起例如斷開、冷焊、導電柱變形、導電柱損壞、焊球被擠壓、鍵合面積減小等可能導致電性連接的問題。

發明內容

本公開提出了半導體封裝裝置及其制造方法。

第一方面，本公開提供了一種半導體封裝裝置，包括：

襯底；

第一介電層，設置于所述襯底上表面；

至少兩個第一導電柱，部分嵌入所述第一介電層，所述第一導電柱電連接所述襯底的上表面，且各所述第一導電柱的上表面基本共面。

在一些可選的實施方式中，所述第一導電柱的第一水平距離大于第二水平距離，所述第一導電柱的第一水平距離為所述半導體封裝裝置的縱向截面中、所述第一導電柱嵌入所述第一介電層部分的中心線與所述第一導電柱露出所述第一介電層部分在第一預設水平方向的最遠距離，所述第一導電柱的第二水平距離為所述半導體封裝裝置的縱向截面中、所述第一導電柱嵌入所述第一介電層部分的中心線與所述第一導電柱露出所述第一介電層部分在第二預設水平方向的最遠距離。

在一些可選的實施方式中，所述第一導電柱露出所述第一介電層的部分的下部具有相對上部的凹部。

在一些可選的實施方式中，所述第一導電柱包括從下到上依次設置的第一部分、阻擋層和第二部分，其中，阻擋層覆蓋第一部分并且從第二部分暴露。

在一些可選的實施方式中，所述第一導電柱的阻擋層與所述第一介電層上表面之間具有間隙。

在一些可選的實施方式中，所述第一導電柱的阻擋層鋪滿所述第一導電柱的第一部分上表面。

在一些可選的實施方式中，所述第一導電柱的阻擋層部分覆蓋所述第一導電柱的第一部分上表面。

在一些可選的實施方式中，所述第一導電柱的第二部分的上表面面積小于第一部分的上表面面積。

在一些可選的實施方式中，所述半導體封裝裝置還包括：

第二介電層，設置于所述襯底下表面；

至少兩個第二導電柱，部分嵌入所述第二介電層，所述第二導電柱電連接所述襯底的下表面，且各所述第二導電柱的下表面基本共面。

在一些可選的實施方式中，所述半導體封裝裝置還包括：

粘合層，設置于所述第一介電層上，且所述粘合層包覆各所述第一導電柱露出所述第一介電層的部分；

至少一個芯片，設置于所述粘合層上表面，所述芯片主動面面向且電連接至少一個所述第一導電柱。

在一些可選的實施方式中，所述芯片主動面具有重布線層；以及

所述芯片主動面面向且電連接至少一個所述第一導電柱，包括：

所述芯片主動面設置的重布線層面向且電連接至少一個所述第一導電柱。

在一些可選的實施方式中，所述芯片主動面設置的重布線層接觸至少一個所述第一導電柱。