[發明專利]一種基于65nm CMOS工藝的二次諧波壓控振蕩器

有效

• 申請號: 202110528799.1
• 申請日: 2021-05-14
• 公開（公告）號: CN113381697B
• 公開（公告）日: 2022-05-10
• 發明（設計）人: 易翔
• 申請（專利權）人: 華南理工大學;人工智能與數字經濟廣東省實驗室（廣州）
• 主分類號: H03B5/12
• 分類號: H03B5/12;H03B5/24
• 代理公司: 廣州海心聯合專利代理事務所(普通合伙) 44295
• 代理人: 黃為;冼俊鵬

本發明公開了一種基于65nm CMOS工藝的二次諧波壓控振蕩器，涉及電子通訊技術。針對現有技術中小面積、高功率、高效率無法實現的問題提出本方案，利用65nm CMOS生產方法在基片上制作出二次諧波壓控振蕩電路結構，主要包括輸出電容、第一電阻以及對稱設置的第一三電感串接單元和第二三電感串接單元。工作頻率為302.7GHz～317.2GHz。優點在于，采用了單振蕩器結構實現高輸出功率、高效率、小面積。由于有源晶體管的寄生電容會顯著降低THz頻段的振蕩器性能，因此采用了高階無源LC諧振電路來使這些寄生電容產生諧振，從而提高了振蕩頻率和效率。從優化路徑中提取輸出二次諧波，以產生高輸出功率，面積僅0.01mm²。

技術領域

本發明涉及電子通訊技術，尤其涉及一種基于65nm CMOS工藝的二次諧波壓控振蕩器。

背景技術

毫米波(mm-Wave)和太赫茲(THz)廣泛用于高速無線通信、雷達、成像和光譜學中，出現基于在III-V族工藝實現的分立組件或單片微波集成電路(MMIC)中。由于CMOS深亞微米工藝的飛速發展，CMOS晶體管的最大振蕩頻率f_max不斷提高，使得CMOS工藝中的毫米波和太赫茲IC成為現實。盡管CMOS工藝仍然面臨性能相對較低，襯底損耗高以及高頻模型不準確問題，但近年來，由于毫米波和太赫茲CMOS IC的低成本以及與CMOS數字電路的高強兼容性，它們仍是本領域技術人員所迫切需要的。高輸出功率、高DC-to-RF效率和小面積信號源在CMOS技術中是毫米波和太赫茲大規模陣列系統的關鍵，但具有挑戰性，例如用于6G通信的相控陣或MIMO收發器。由于CMOS晶體管的f_max低于工作頻率，因此只能從輸出信號的諧波分量中提取所需的功率。與基本振蕩器和倍頻器的解決方案相比，諧波振蕩器可以提供高輸出功率，低功耗和小的面積，但仍需要改進。增加輸出功率的一種直接方法是使用大規模振蕩器陣列，但要以大面積為代價。三推結構很簡單，但是版圖不對稱，降低了效率。耦合振蕩器需要注入功率和延遲線來耦合相鄰的振蕩器，這會擴大芯片面積并降低效率。

如何實現實現高輸出功率、高效率、小面積的壓控振蕩器是亟待解決的技術問題。

發明內容

本發明目的在于提供一種基于65nm CMOS工藝的二次諧波壓控振蕩器，以解決上述現有技術存在的問題。

本發明所述基于65nm CMOS工藝的二次諧波壓控振蕩器，包括二次諧波壓控振蕩電路結構；

所述二次諧波壓控振蕩電路結構包括輸出電容、第一電阻以及對稱設置的第一三電感串接單元和第二三電感串接單元；

所述第一三電感串接單元包括從輸入電壓依次向輸出電容串聯的第一電感、第二電感和第三電感，還包括第一晶體管；所述第二三電感串接單元包括從輸入電壓依次向輸出電容串聯的第四電感、第五電感和第六電感，還包括第二晶體管；

第三電感遠離第二電感的一端、第六電感遠離第五電感的一端以及輸出電容的一端共點，輸出電容的另一端為功率輸出端；

所述第一晶體管的源極共地，襯底端經過第一電阻連接襯底電壓，柵極連接第四電感和第五電感的連接點，漏極連接第二電感和第三電感的連接點；

所述第二晶體管的源極共地，襯底端經過第一電阻連接襯底電壓，柵極連接第一電感和第二電感的連接點，漏極連接第五電感和第六電感的連接點。

所述二次諧波壓控振蕩電路結構是利用65nm CMOS生產方法在基片上制作而成。

還包括串接在所述輸出電容與地之間的輸出負載。

所述輸出負載的阻值為50Ω。

所述第一電阻的阻值為25kΩ。

工作頻率為302.7GHz～317.2GHz。