[發明專利]一種基于FPGA和射頻芯片交互的自適應SPI通信系統及方法

在審

• 申請號: 202110523102.1
• 申請日: 2021-05-13
• 公開（公告）號: CN113157627A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 陳仲甫;張宏澤;吳春華;徐捷
• 申請（專利權）人: 南京典格通信科技有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 南京知識律師事務所 32207
• 代理人: 張蘇沛

本發明涉及SPI通信技術領域，尤其涉及FPGA和射頻芯片通過SPI接口進行交互的通信系統及方法。此系統涉及三大模塊，包括收發層模塊：FPGA向射頻芯片發送數據；同時接收射頻芯片響應后，返送回FPGA的數據；歸納層模塊：用于FPGA對接收到的來自射頻芯片的數據進行判斷，判斷數據所對應SPI接口的時序，然后進行分類，最后存入寄存器；校驗層模塊：FPGA多次向射頻芯片發送數據，并回讀，檢測回讀數據和歸納層模塊存儲的數據是否一致；此方法提升開發效率，縮短開發周期，節省大量的開發時間。

技術領域

本發明涉及SPI通信技術領域，尤其涉及FPGA和射頻芯片交互的，通用自適應SPI通信的方法。

背景技術

SPI(串行外設接口Serial Peripheral Interface)是一種全雙工同步通信接口，采用4線制。FPGA通過SPI接口，將數據發送給射頻芯片，而射頻芯片接收到相應數據后，如果射頻芯片能和FPGA進行通信，射頻芯片會把所接收的數據返送回FPGA，從而實現數據的交互。正是因為SPI擁有操作簡單，數據傳輸速率較高的優點，越來越多的射頻芯片通過SPI接口和FPGA實現通信。

目前，很多射頻芯片由于廠商以及型號的不同，所適用的SPI時序也不相同，這就給程序的編寫帶來了復雜性。其次，由于芯片手冊的缺失以及時序要求精度的不完善等原因，這就導致存在以下問題：每一次FPGA和不同射頻芯片交互時，都需要考慮到射頻芯片的時序要求，從而需要修改不同的時鐘周期，建立時間和保持時間，串行傳輸模式和傳輸數據位寬的配置程序，這直接降低了代碼書寫和波形仿真的效率，從而增加開發周期，導致開發進度受阻，影響項目進度。

發明內容

本發明目的在于，提供一種基于FPGA和射頻芯片通信的，通用自適應的SPI通信系統及其方法，解決了FPGA通過SPI接口和射頻芯片交互存在的開發效率低，開發周期長的問題。

為了實現上述目的，本發明所采用的技術方案為：一種基于FPGA和射頻芯片交互的通用SPI通信系統，包括：

收發層：用于FPGA給射頻芯片發送不同配置的數據，不同配置的數據是指不同時鐘周期、不同極性相位、不同串行傳輸模式、不同建立和保持時間以及不同數據位寬的數據，這些配置對應數據的具體數值；同時并接收射頻芯片發送給FPGA的數據；

歸納層：用于FPGA將接收到的射頻芯片的不同數據存入寄存器，并判斷出FPGA給射頻芯片發送數據的配置；以及

校驗層：用于驗證FPGA發送的相應配置的數據，是否可以和射頻芯片進行通信。

優選的，交互層模塊向射頻芯片發送不同配置的數據，并接收射頻芯片發送給FPGA的數據，所有能接收到的數據都表示這些數據是FPGA可以和射頻芯片進行通信的數據。歸納層模塊將接收到的來自射頻的數據存入寄存器，判斷出相應的數據所代表的配置。校驗層模塊連續給射頻芯片發送判斷層模塊寄存器里的數據，并回讀，檢驗其配置的數據的穩定性。

本發明還提供了一種基于上述通信系統的通信方法，其特征在于，包括以下步驟：

S100、收發層模塊發送給射頻芯片不同配置的數據，其中有和射頻芯片時序要求對齊的數據，這些數據寫入射頻芯片后，射頻芯片會發送數據給FPGA，收發層模塊同時接受數據。

S200、判斷層模塊接收來自射頻芯片的數據，并將數據存放入寄存器，同時按照配置，即數據的數值，進行分類。

S300、校驗層模塊向射頻芯片連續發送歸納層模塊的數據，并回讀，檢測所讀數據和所發數據的差異性和穩定性。

優選的，基于上述步驟，其特征在于：在步驟S300中，包括

S301、校驗層模塊向射頻芯片發送的不同數據，是已經能從射頻芯片返送回FPGA的正確的數據。