[發(fā)明專利]移位寄存器單元電路，柵極驅(qū)動(dòng)電路及顯示器

有效

• 申請(qǐng)?zhí)枺?/td>: 202110520882.4
• 申請(qǐng)日: 2021-05-13
• 公開(kāi)（公告）號(hào): CN113409717B
• 公開(kāi)（公告）日: 2022-06-10
• 發(fā)明（設(shè)計(jì)）人: 張盛東;廖聰維;邱赫梓;安軍軍;林清平;嚴(yán)建花;李建樺
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)深圳研究生院
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G11C19/28
• 代理公司: 北京威禾知識(shí)產(chǎn)權(quán)代理有限公司 11838
• 代理人: 沈超

1.一種移位寄存器單元電路，包括

置位晶體管(Tst)，其控制極配置為接收前一級(jí)移位寄存器單元電路輸出信號(hào)，其第二極耦合到低電平，所述置位晶體管為N型場(chǎng)效應(yīng)晶體管；

復(fù)位晶體管(Trst)，其控制極配置為接收后一級(jí)移位寄存器單元電路輸出信號(hào)，其第二極耦合到低電平，所述復(fù)位晶體管為N型場(chǎng)效應(yīng)晶體管；

第一CMOS反相器，其輸出端耦合到所述置位晶體管的第一極，其輸入端耦合到所述移位寄存器單元電路的輸出端和所述復(fù)位晶體管的第一極，其第一控制極配置為接收高電平，其第二控制極耦合到低電平；以及

驅(qū)動(dòng)晶體管（Td），其第一極耦合到所述移位寄存器單元電路的輸出端和所述復(fù)位晶體管的第一極，其第二極配置為接收第一時(shí)鐘信號(hào)（CLK1），其控制極耦合到所述第一CMOS反相器的輸出端和所述置位晶體管第一極；

其中,所述第一時(shí)鐘信號(hào)的有效電平與前一級(jí)移位寄存器單元電路輸出信號(hào)的有效電平時(shí)段以及后一級(jí)移位寄存器單元電路輸出信號(hào)的有效電平時(shí)段之間不交疊。

2.如權(quán)利要求1所述的電路，其中所述第一CMOS反相器包括

第一晶體管（T1），其第二極耦合到高電平，第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第一晶體管為P型場(chǎng)效應(yīng)晶體管;

第二晶體管（T4）,其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其第二極耦合到低電平，其控制極耦合到所述本級(jí)移位寄存器單元電路的輸出端，其中所述第二晶體管為N型場(chǎng)效應(yīng)晶體管。

3.如權(quán)利要求1所述的電路，其中所述第一CMOS反相器包括

第二晶體管（T4）,其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其第二極耦合到低電平，其控制極耦合到本級(jí)移位寄存器單元電路的輸出端，其中所述第二晶體管為N型場(chǎng)效應(yīng)晶體管；

第三晶體管（T1a），其第二極耦合到高電平，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第三晶體管為P型場(chǎng)效應(yīng)晶體管;

第四晶體管（T1b），其第二極耦合到所述第三晶體管的第一極，其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第四晶體管為P型場(chǎng)效應(yīng)晶體管。

4.如權(quán)利要求1的電路，其中所述第一CMOS反相器包括

第二晶體管（T4）,其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其第二極耦合到低電平，其控制極耦合到本級(jí)移位寄存器單元電路的輸出端，其中所述第二晶體管為N型場(chǎng)效應(yīng)晶體管；

第三晶體管（T1a），其第二極耦合到高電平，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第三晶體管為P型場(chǎng)效應(yīng)晶體管;

第四晶體管（T1b），其第二極耦合到所述第三晶體管的第一極，其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第四晶體管為P型場(chǎng)效應(yīng)晶體管;

第五晶體管（T6’）, 其第一極耦合到所述第三晶體管的第一極，其第二極耦合到低電平，其控制極耦合到本級(jí)移位寄存器單元電路的輸出端。

5.如權(quán)利要求1的電路，其中所述第一CMOS反相器包括

第二晶體管（T4）,其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其第二極耦合到低電平，其控制極耦合到本級(jí)移位寄存器單元電路的輸出端，其中所述第二晶體管為N型場(chǎng)效應(yīng)晶體管；

第三晶體管（T1a），其第二極配置為接收第二時(shí)鐘信號(hào)（CLK3），其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極和本級(jí)移位寄存器單元電路的輸出端，所述第三晶體管為P型場(chǎng)效應(yīng)晶體管;

第四晶體管（T1b），其第二極耦合到所述第三晶體管的第一極，其第一極耦合到所述驅(qū)動(dòng)晶體管的控制極，其控制極耦合到所述驅(qū)動(dòng)晶體管的第一極，所述第四晶體管為P型場(chǎng)效應(yīng)晶體管;

第六晶體管（T6’’）, 其第一極耦合到所述第三晶體管的第一極，其第二極耦合到低電平，其控制極耦合到本級(jí)移位寄存器單元電路的輸出端；

其中所述第一時(shí)鐘信號(hào)的高電平階段與所述第二時(shí)鐘信號(hào)的高電平階段之間沒(méi)有交疊。