[發明專利]一種憶阻器讀寫方法

有效

• 申請號: 202110495859.4
• 申請日: 2021-05-07
• 公開（公告）號: CN113314178B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 蔣燕君;趙文靜;周明娟;徐振宇;阮越;吳建鋒;尉理哲;葉芳芳;江俊;許森;王金銘;呂何新;王章權
• 申請（專利權）人: 浙江樹人學院(浙江樹人大學)
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/26
• 代理公司: 杭州昱呈專利代理事務所(普通合伙) 33303
• 代理人: 雷仕榮

1.一種憶阻器讀寫方法，其特征在于，至少設置寫入單元和讀取單元，其中，向憶阻器寫入信息時，接通寫入單元形成寫入回路，所述寫入單元在憶阻器兩端產生正向電壓使憶阻器處于高阻態，或者所述寫入單元在憶阻器兩端產生反向電壓使憶阻器處于低阻態；

讀取憶阻器狀態時，接通讀取單元形成讀取回路，所述讀取單元在憶阻器的一端產生激勵信號，并在憶阻器的另一端讀取輸出狀態以此獲取憶阻器的狀態；

所述寫入單元采用MOS邏輯電路實現，至少包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4和第五MOS管M5，其中，第一MOS管M1、第二MOS管M2、第三MOS管M3為NMOS晶體管，第四MOS管M4、第五MOS管M5為PMOS晶體管，第一MOS管M1的柵極與第二MOS管M2的柵極以及第四MOS管M4的柵極相連接作為第一控制端，第一MOS管M1的漏極與第二MOS管M2的漏極以及第四MOS管M4的漏極相連接；第一MOS管M1的源極與第三MOS管M3的漏極以及第五MOS管M5的漏極相連接；第三MOS管M3的柵極與第五MOS管M5的柵極以及憶阻器的一端相連接作為第二控制端，第二MOS管M2的源極與憶阻器的另一端相連接；第四MOS管M4的源極和第五MOS管M5的源極與電源端相連接，第三MOS管M3的源極接地；

利用寫入單元執行異或邏輯功能，其中，第一控制端和第二控制端作為輸入端，第二MOS管M2的源極與憶阻器的另一端相連接作為輸出端；

通過讀取單元讀取憶阻器狀態，使異或邏輯功能具有第二邏輯輸出。

2.根據權利要求1所述的憶阻器讀寫方法，其特征在于，所述讀取單元至少包括第一電阻R1、激勵模塊和狀態獲取模塊，其中，激勵模塊與憶阻器的一端相連接，用于向憶阻器輸出電壓信號；憶阻器的另一端與第一電阻R1的一端相連接作為狀態輸出端，第一電阻R1的另一端接地；狀態獲取模塊與狀態輸出端相連接，用于獲取狀態輸出端的電壓狀態并以此獲取憶阻器的狀態。

3.根據權利要求2所述的憶阻器讀寫方法，其特征在于，所述狀態獲取模塊采用比較器實現，比較器的兩個輸入端分別與憶阻器的兩端相連接，比較器的輸出為憶阻器的狀態。

4.根據權利要求3所述的憶阻器讀寫方法，其特征在于，第一電阻R1的阻值介于憶阻器高阻態和低阻態之間。

5.根據權利要求4所述的憶阻器讀寫方法，其特征在于，憶阻器高阻態時阻值為100KΩ，其低阻態時阻值為100Ω，第一電阻R1的阻值為1KΩ至10KΩ之間。

6.根據權利要求1所述的憶阻器讀寫方法，其特征在于，當第一控制端為高電平時，根據第二控制端的電平狀態執行憶阻器高阻態或低阻態的寫入。