[發明專利]半導體結構的形成方法

在審

• 申請號: 202110494944.9
• 申請日: 2021-05-07
• 公開（公告）號: CN115312458A
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 趙君紅
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

一種半導體結構的形成方法，包括：提供基底，包括襯底和襯底上的第一鰭部材料層，包括第一器件區和第二器件區；在第一器件區的第一鰭部材料層上形成核心層；在核心層側壁形成第一掩膜側墻；以第一掩膜側墻和核心層為掩膜刻蝕第一鰭部材料層，形成初始鰭部；在初始鰭部露出的基底上形成第二鰭部材料層，第二鰭部材料層和第一鰭部材料層材料不同；形成第二鰭部材料層后去除核心層；去除核心層后，在第一掩膜側墻的側壁形成第二掩膜側墻；去除第一掩膜側墻；去除第一掩膜側墻后，以第二掩膜側墻為掩膜刻蝕初始鰭部和第二鰭部材料層，初始鰭部圖形化為第一鰭部，第二鰭部材料層圖形化為第二鰭部。本發明選取不同的鰭部材料，滿足不同器件的性能需求。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種半導體結構的形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高集成度的方向發展。晶體管作為基本半導體器件之一目前正被廣泛應用。所以隨著半導體器件密度和集成度的提高，平面晶體管的柵極尺寸也越來越短，傳統平面晶體管對溝道電流的控制能力變弱，出現短溝道效應，引起漏電流增大，最終影響半導器件的電學性能。

為了更好的適應特征尺寸的減小，半導體工藝逐漸開始從平面MOSFET向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應晶體管(FinFET)。但是，在特征尺寸進一步減小的狀況下，鰭式場效應晶體管的性能難以進一步提高。

發明內容

本發明實施例解決的問題是提供一種半導體結構的形成方法，提高半導體結構的性能。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，包括襯底和位于所述襯底上的第一鰭部材料層，所述基底包括用于形成第一晶體管的第一器件區、以及用于形成第二晶體管的第二器件區；在所述第一器件區的第一鰭部材料層上形成核心層；在所述核心層的側壁形成第一掩膜側墻；以所述第一掩膜側墻和核心層為掩膜，刻蝕所述第一鰭部材料層，在所述第一器件區的剩余基底上形成凸起的初始鰭部；在所述初始鰭部露出的剩余基底上形成第二鰭部材料層，所述第二鰭部材料層覆蓋所述初始鰭部的側壁，所述第二鰭部材料層和第一鰭部材料層的材料不同；形成所述第二鰭部材料層后，去除所述核心層；去除所述核心層后，在所述第一掩膜側墻的側壁形成第二掩膜側墻；去除所述第一掩膜側墻；去除所述第一掩膜側墻后，以所述第二掩膜側墻為掩膜刻蝕所述初始鰭部和第二鰭部材料層，將所述初始鰭部圖形化為凸立于所述第一器件區的襯底上的第一鰭部，將所述第二鰭部材料層圖形化為凸立于所述第二器件區的襯底上的第二鰭部。

與現有技術相比，本發明實施例的技術方案具有以下優點：

本發明實施例提供的形成方法中，所述第二鰭部材料層和第一鰭部材料層的材料不同，以所述第二掩膜側墻為掩膜刻蝕所述初始鰭部和第二鰭部材料層，將所述初始鰭部圖形化為凸立于所述第一器件區的襯底上的第一鰭部，將所述第二鰭部材料層圖形化為凸立于所述第二器件區的襯底上的第二鰭部；則本實施例中，所述第一鰭部和第二鰭部的材料不同，從而能夠有針對性的選取不同的鰭部材料，使得所述第一鰭部和第二鰭部能夠分別用于滿足第一晶體管和第二晶體管的性能需求，以提升不同晶體管的性能，進而有利于提高所述半導體結構的工作性能。

附圖說明

圖1至圖14是本發明半導體結構的形成方法一實施例中各步驟對應的結構示意圖。

具體實施方式

根據背景技術可知，隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高集成度的方向發展，目前的半導體結構難以在特征尺寸進一步減小的形勢下，進一步提高工作性能，并且對于不同的晶體管，難以針對性地滿足不同的需求。