[發明專利]一種折疊柵氧化鎵基場效應晶體管

有效

• 申請號: 202110493781.2
• 申請日: 2021-05-07
• 公開（公告）號: CN113224169B
• 公開（公告）日: 2023-02-07
• 發明（設計）人: 羅小蓉;魏雨夕;魯娟;楊可萌;魏杰;蔣卓林
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/06
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

本發明屬于功率半導體技術領域，涉及一種折疊柵氧化鎵基場效應晶體管。本發明針對氧化鎵材料P型摻雜困難且增強型器件難以兼顧低導通電阻的問題，提出一種兼具高閾值電壓和低導通電阻的橫向增強型氧化鎵場效應晶體管。利用金屬與氧化鎵的功函數差將鰭型導電溝道夾斷，從而實現關斷和高耐壓，獲得低泄漏電流及硬雪崩擊穿特性；當柵壓高于閾值電壓，鰭型導電溝道側壁形成電子積累層且折疊柵結構增加溝道密度，導通電阻大大降低。本發明的有益效果為，本發明的器件兼具高閾值電壓和低導通電阻的優點且易于集成。

技術領域

本發明屬于功率半導體技術領域，涉及一種折疊柵氧化鎵基場效應晶體管。

背景技術

氧化鎵材料具有超寬禁帶(E_g＝4.5-4.9eV)和高擊穿電場(8MV/cm)，氧化鎵基功率器件的Baliga優值為GaN的4倍、SiC的10倍以及Si的3444倍。因此，氧化鎵有望成為高壓、大功率、低損耗功率器件的優選材料，滿足高功率密度、高轉換效率及小型輕量化的電源系統需求。

具有誤開啟自保護功能的增強型器件是電力電子系統中的器件首要標配特性，也是器件實現低功率損耗的必要條件。由于氧化鎵尚未實現有效的P型摻雜，氧化鎵增強型MOSFET器件研制面臨挑戰。目前，橫向增強型氧化鎵MOSFET的實現主要是通過凹槽柵結構(參見文獻Kelson D.Chabak,et al.,Recessed-Gate Enhancement-Modeβ-Ga₂O₃ MOSFETs,IEEE Electron Device Letters,vol.39,no.1,pp.67-70,2018)，該結構使氧化鎵MOSFET的閾值電壓達到4V，其基本思想是降低溝道有效載流子濃度，但使導通電阻大幅提高，難以實現低功率損耗的目的。為了在實現增強型的同時改善溝道電阻，有研究者提出具有鰭柵結構的垂直增強型氧化鎵MOSFET(Zongyang Hu,et al.,1.6kV Vertical Ga₂O₃ FinFETsWith Source Connected Field Plates and Normally-off Operation,IEEE ISPSD2019,pp.483-486)，通過利用鰭柵兩側MIS(Metal-Insulator-Semiconductor)結構的耗盡作用夾斷溝道，實現高達4V的閾值電壓，當器件導通時，鰭柵側壁形成電子積累層，構成低阻通道，有助于實現較低的導通電阻。然而，相較于橫向功率器件，縱向功率器件與工藝的兼容性較差，不易于集成。因此，如何同時實現橫向增強型氧化鎵MOSFET的高閾值電壓和低導通電阻成為目前亟待解決的關鍵問題之一。

發明內容

本發明針對上述存在的問題，提出一種折疊柵氧化鎵基場效應晶體管，不但兼具高閾值電壓和低導通電阻，而且作為橫向器件，易于集成且不大幅增加工藝復雜度。

本發明的技術方案為：

一種折疊柵氧化鎵基場效應晶體管，包括襯底層1、位于襯底層1上表面的緩沖層2、位于緩沖層2上表面的外延層3；沿器件橫向方向，所述外延層3上部的一端具有源區4，另一端具有漏區5，所述源區4上表面部分覆蓋源極金屬6，所述漏區5上表面部分覆蓋漏極金屬7；所述源區4和漏區5之間的外延層3中具有柵區，所述柵區不與源區4和漏區5相接觸，其特征在于，沿器件縱向方向，所述柵區由兩個或兩個以上深度相同且等間距排列的槽型區構成，所述槽型區的槽壁、槽底和槽型區之間的外延層3上表面覆蓋有柵介質層9，所述柵介質層9上表面覆蓋柵極金屬8且柵極金屬8填充所述槽型區；所述柵極金屬8和源極金屬6之間、漏極金屬7之間具有鈍化介質層10；器件縱向方向是指同時垂直于器件橫向方向和器件水平方向的第三維度方向。

進一步的，所述源極金屬6頂部向漏極金屬7方向延伸，部分覆蓋鈍化介質層10并終止于柵極金屬8和漏極金屬7之間的鈍化介質層10上表面，且不與柵極金屬8和漏極金屬7接觸。