[發明專利]延遲單元

有效

• 申請號: 202110490607.2
• 申請日: 2021-05-06
• 公開（公告）號: CN113114176B
• 公開（公告）日: 2023-08-11
• 發明（設計）人: 陳培煒;陳憲谷
• 申請（專利權）人: 連恩微電子有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 北京匯澤知識產權代理有限公司 11228
• 代理人: 亓贏

本發明提供一種延遲單元。第一輸入晶體管耦接于一供應電源以及一第一輸出端之間，具有控制端用以接收一第一輸入信號。第二輸入晶體管耦接于上述供應電源以及一第二輸出端之間，具有控制端用以接收一第二輸入信號。第一鏡射晶體管耦接于一可變電流源以及一接地端之間，具有控制端耦接于上述可變電流源。第二鏡射晶體管耦接于上述第一輸出端以及上述接地端之間，具有控制端耦接于上述可變電流源。第三鏡射晶體管耦接于上述第二輸出端以及上述接地端之間，具有控制端耦接于上述可變電流源。可變電容耦接于上述第一以及第二輸出端之間。

技術領域

本申請涉及一種延遲單元，特別涉及一種可線性調整的延遲單元。

背景技術

在通訊系統中，當信號發生噪聲干擾時，容易造成信號失真。于是，在通訊系統中，會使用補償或是消除技術來避免信號失真。現今，在高頻的通訊系統中，為了把信號能傳輸到更遠的距離，通常會在發送端使用預強化(Pre-emphasis)或去強化(De-emphasis)的均衡技術。

預強化與去強化的目的都是提高信號中高頻部分的能量，以補償傳送信道對信號的高頻部分所造成的衰減。例如，預強化會保持信號的低頻部分不變，并提升信號的高頻部分。去強化會衰減信號的低頻部分，而保持信號的高頻部分。

在一些通訊系統(例如去強化電路)中，可能需要延遲單元或延遲器，用于調整信號的時序。圖1A系顯示一種傳統的延遲單元10。延遲單元10包括P型晶體管P1-P4、N型晶體管N1與N2以及電流源20。P型晶體管P1是耦接于供應電源VCC以及正輸出端17P之間，而P型晶體管P2是耦接于供應電源VCC以及負輸出端17N之間。此外，P型晶體管P1的閘極是耦接于P型晶體管P2的閘極，用以接收控制電壓Vctrl。P型晶體管P3是耦接于供應電源VCC以及正輸出端17P之間，且P型晶體管P3的閘極是耦接于正輸出端17P。P型晶體管P4是耦接于供應電源VCC以及負輸出端17N之間，且P型晶體管P4的閘極是耦接于負輸出端17N。P型晶體管P3與P4可以用電阻取代。N型晶體管N1是耦接于正輸出端17P以及節點m1之間，而N型晶體管N2是耦接于負輸出端17N以及節點m1之間。N型晶體管N1的閘極是耦接于延遲單元10的正輸入端14P，并用以接收輸入信號V_IP。N型晶體管N2的閘極是耦接于延遲單元10的負輸入端14N，并用以接收輸入信號V_IN。電流源20耦接于節點m1以及接地端GND之間。在延遲單元10中，藉由改變控制電壓Vctrl，可將輸入信號V_IP與V_IN延遲一延遲時間td，以分別在正輸出端17P與負輸出端17N提供輸出信號VOP與VON。然而，當控制電壓Vctrl改變時，P型晶體管P1與P2的汲極和源極之間的電阻(rds)也會跟著改變而汲極和源極之間的電導(gds)也會改變，使得控制電壓Vctrl無法線性地控制延遲時間td，如第1B圖所顯示。如果，信號的延遲時間td無法以線性方式進行調整，則會造成信號失真。

有鑒于此，具有一種能線性調整的延遲單元，是十分重要的。

發明內容

為了解決上述技術問題，本申請的目的在于，提供一種能線性調整的延遲單元。

本申請的目的及解決其技術問題是采用以下技術方案來實現的。就其中一個觀點，依據本申請提出一種延遲單元，包括一第一輸入晶體管、一第二輸入晶體管、一可變電流源、一第一鏡射晶體管、一第二鏡射晶體管、一第三鏡射晶體管與可變電容。上述第一輸入晶體管耦接于一供應電源以及一第一輸出端之間，并具有一控制端用以接收一第一輸入信號。上述第二輸入晶體管耦接于上述供應電源以及一第二輸出端之間，并具有一控制端用以接收一第二輸入信號。上述第一鏡射晶體管耦接于上述可變電流源以及一接地端之間，并具有一控制端耦接于上述可變電流源。上述第二鏡射晶體管耦接于上述第一輸出端以及上述接地端之間，并具有一控制端耦接于上述可變電流源。上述第三鏡射晶體管耦接于上述第二輸出端以及上述接地端之間，并具有一控制端耦接于上述可變電流源。上述可變電容耦接于上述第一輸出端以及上述第二輸出端之間。上述第一輸入信號以及上述第二輸入信號為一第一對差動信號。