[發明專利]一種高耐壓平面型VDMOS的結構及其制作工藝

在審

• 申請號: 202110486086.3
• 申請日: 2021-04-30
• 公開（公告）號: CN113054032A
• 公開（公告）日: 2021-06-29
• 發明（設計）人: 莫宏康;王光磊;王博;付航軍;陳侃;陸超;李治妮;王宏;談林乖;時功權
• 申請（專利權）人: 中國振華集團永光電子有限公司（國營第八七三廠）
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/36;H01L21/336
• 代理公司: 貴州派騰知識產權代理有限公司 52114
• 代理人: 汪勁松

1.一種高耐壓平面型VDMOS的結構，其特征在于：包括硅襯底(7)，所述硅襯底(7)上制作有JFET結區(6)，JFET結區(6)上部兩端對稱制作有兩個P+摻雜硅層(5)，兩個P+摻雜硅層(5)上均制作有N+摻雜硅層(4),JFET結區(6)的頂端中部在其氧化層上制作有多晶硅層(3),所有N+摻雜硅層(4)、P+摻雜硅層(5)、JFET結區(6)的上端面通過多晶硅層(3)連接，多晶硅層(3)的上端及N+摻雜硅層(4)的相鄰于多晶硅層(3)的部分上端通過鈍化層(2)封閉，鈍化層(2)上端及N+摻雜硅層(4)和P+摻雜硅層(5)上端露出部分通過鋁層(1)封閉,所述P+摻雜硅層(5)和JFET結區(6)之間制作有Pbase區(8)。

2.如權利要求1所述的高耐壓平面型VDMOS的結構，其特征在于：所述N+摻雜硅層(4)的摻雜濃度為1E20次方。

3.如權利要求1所述的高耐壓平面型VDMOS的結構，其特征在于：所述P+摻雜硅層(5)為1E19次方和硅襯底(7)的摻雜濃度為1E14次方。

4.如權利要求1所述的高耐壓平面型VDMOS的結構，其特征在于：所述Pbase區(8)摻雜濃度為1E17次方。

5.一種高耐壓平面型VDMOS的制作工藝，其特征在于：

1)先外延生長襯底，形成襯底(7)，摻雜濃度在1e14，再場氧生長一層8000-15000A的氧硅；

2)進行元胞第一次光刻，將第一次生長的氧硅全部刻掉，留下初次摻雜厚度硅；

3)進行預氧化，形成400-600A的氧硅；

4)進行第二次離子注入，劑量為80kev的P注入，且在1000-1250℃推進，使摻雜在1E14以上，形成JEFT結構，如下圖位置中間的淡藍色區域；

5)進行氧硅腐蝕，留下一層柵極和源極之間用作隔離層的氧硅，厚度在700-1200A；

6)形成柵極，進行800A-1200A的柵氧，進行多晶淀積和摻雜；

7)形成多晶硅窗口，光刻多晶硅后，進行多晶硅刻蝕，形成Pbase注入窗口；

8)PBase區摻雜，硼離子注入及推結工藝，形成1e17以上pbase區；

9)進行N+區域的形成，用130kev的磷注入后，進行800-1200℃，持續20-50min的推進后形成階梯式1e19～1e20的N+重摻雜區；

10)進行P+區域的形成，用130kev的硼注入后，進行800-1200℃，持續20-50min的推進后形成階梯式1e19～1e20的P+重摻雜區；

11)CVD工藝淀積TEOS和BPSG后，在800℃-1100℃，持續25-40min的退火回流；

12)刻蝕掉多余的TEOS和BPSG形成如圖包裹柵極的內鈍化層，打開金屬接觸窗口；

13)進行正面金屬化，形成最上方的鋁層，也就是源極。至此，該平面型VDMOS結構基本形成；

14)進行磨片減薄，使厚度在160～200μm，減小襯底厚度，降低襯底電阻；

15)背面金屬化，其材料可以是鈦，鎳，銀，金中的任意一種或多種組合。

6.如權利要求5所述的高耐壓平面型VDMOS的制作工藝，其特征在于：所述第1次離子注入為劑量80kev的硼注入，在1000-1250℃溫度下推進。

7.如權利要求5所述的高耐壓平面型VDMOS的制作工藝，其特征在于：第三次離子注入用劑量為130kev的硼，在800-1200℃溫度下進行，持續20-50min的推進后形成階梯式10¹⁷-10²¹的P+摻雜硅層(5)；。

8.如權利要求5所述的高耐壓平面型VDMOS的制作工藝，其特征在于：第四次離子注入使用用劑量為130kev的磷注，溫度為800-1200℃，持續20-50min的推進后形成階梯式10¹⁹-10²¹的N+摻雜硅層(4)。

9.如權利要求5所述的高耐壓平面型VDMOS的制作工藝，其特征在于：所述鈍化層(2)通過CVD工藝淀積TEOS和BPSG，在800℃-1100℃下持續25-40min的退火回流。