[發明專利]三維存儲器及制造三維存儲器的方法

有效

• 申請號: 202110483965.0
• 申請日: 2021-04-30
• 公開（公告）號: CN113206098B
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 劉小欣;夏志良;劉威;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H10B41/35
• 分類號: H10B41/35;H10B41/41;H10B41/42;H10B41/27;H10B43/35;H10B43/40;H10B43/27
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

1.一種三維存儲器，包括外圍電路芯片和與其對應的存儲陣列芯片，所述外圍電路芯片用于促進三維存儲器的信號控制和感測，其特征在于，所述外圍電路芯片包括：

第一襯底；

第一電路元件層，設置在所述第一襯底上，并且包括第一器件層和第一連接層，所述第一連接層用于所述第一器件層的信號傳輸；

第二襯底，設置在所述第一電路元件層上；以及

第二電路元件層，設置在所述第二襯底上，并且包括第二器件層和第二連接層，所述第二連接層用于所述第二器件層的信號傳輸，

其中，所述第一器件層包括多個第一晶體管，所述第二器件層包括多個第二晶體管，以及

其中，所述多個第一晶體管中的每個的工作電壓大于所述多個第二晶體管中的每個的工作電壓，

其中，所述第一連接層和所述第二連接層中的每個包括導電材料，所述第一連接層的導電材料的熔點大于或等于所述第二連接層的導電材料的熔點，并且所述第二連接層的導電材料的電阻率小于所述第一連接層的導電材料的電阻率。

2.根據權利要求1所述的三維存儲器，其中，所述多個第一晶體管中的每個的尺寸大于所述多個第二晶體管中的每個的尺寸。

3.根據權利要求1所述的三維存儲器，其中，所述第一連接層的導電材料為WSi或TiSi，并且所述第二連接層的導電材料為TiSi或CoSi。

4.根據權利要求1-3中任意一項所述的三維存儲器，其中，所述外圍電路芯片還包括：

第三襯底，設置在所述第二電路元件層上；以及

第三電路元件層，設置在所述第三襯底上，并且包括第三器件層和第三連接層，所述第三連接層用于所述第三器件層的信號傳輸。

5.根據權利要求4所述的三維存儲器，其中，所述外圍電路芯片還包括第一互連層、第二互連層和第三互連層中的至少之一，

其中：

所述第一互連層將所述第一連接層與所述第二連接層電連接，以用于所述第一器件層和所述第二器件層之間的信號傳輸，

所述第二互連層將所述第三連接層與所述第一連接層和所述第二連接層中的一個連接層電連接，以用于所述第三連接層和所述一個連接層之間的信號傳輸；以及

所述第三互連層將所述第三連接層與所述第一連接層和所述第二連接層中的另一個連接層電連接，以用于所述第三連接層與所述另一個連接層之間的信號傳輸。

6.根據權利要求5所述的三維存儲器，其中，所述第一互連層、所述第二互連層和所述第三互連層中的至少之一包括W。

7.根據權利要求4所述的三維存儲器，

其中，所述第三器件層包括多個第三晶體管，以及

其中，所述多個第二晶體管中的每個的工作電壓大于所述多個第三晶體管中的每個的工作電壓。

8.根據權利要求7所述的三維存儲器，其中，所述多個第一晶體管中的每個的尺寸大于所述多個第二晶體管中的每個的尺寸，并且所述多個第二晶體管中的每個的尺寸大于所述多個第三晶體管中的每個的尺寸。

9.根據權利要求8所述的三維存儲器，其中，所述第一晶體管、所述第二晶體管和所述第三晶體管中的至少一個為金屬氧化物半導體場效應晶體管。

10.根據權利要求4所述的三維存儲器，

其中，所述第一連接層、所述第二連接層和所述第三連接層中的每個包括導電材料，

其中，所述第二連接層的導電材料的熔點大于或等于所述第三連接層的導電材料的熔點，并且所述第三連接層的導電材料的電阻率小于所述第二連接層的導電材料的電阻率。

11.根據權利要求10所述的三維存儲器，其中，所述第一連接層的導電材料為WSi或TiSi，所述第二連接層的導電材料為TiSi或CoSi，并且所述第三連接層的導電材料為NiSi。