[發明專利]基于摻雜(Si)GeSn有源區的CMOS技術兼容硅基光源器件及其制備方法

有效

• 申請號: 202110482973.3
• 申請日: 2021-04-30
• 公開（公告）號: CN113193089B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: 賈慧;唐明初;陳星佑;陳思銘
• 申請（專利權）人: 湖南匯思光電科技有限公司
• 主分類號: H01L33/34
• 分類號: H01L33/34;H01L33/06;H01L33/00
• 代理公司: 長沙市護航專利代理事務所(特殊普通合伙) 43220
• 代理人: 莫曉齊

1.基于摻雜(Si)GeSn有源區的CMOS技術兼容硅基光源器件，包括Si襯底、n緩沖層、n下覆層、有源層、p上覆層及SiN應力膜和n型、p型金屬電極，其特征在于，所述有源層為摻雜的GeSn或SiGeSn有源層，所述摻雜的GeSn或SiGeSn有源層的摻雜類型為n型摻雜或p型摻雜，所述n型摻雜為P摻雜或Sb摻雜，所述p型摻雜為B摻雜，其中：

所述基于摻雜(Si)GeSn有源區的CMOS技術兼容硅基光源器件的結構為法布里-珀羅激光器結構、微盤結構，或微橋結構，或脊波導和垂直腔面發射光源的結構；

所述有源層的結構為多層量子阱結構，或應變多層量子阱結構，或I型雙異質結，或體結構；

所述摻雜的GeSn或SiGeSn有源層為以下結構中的一種：

A、Si_xGe_1-x-ySn_y上下覆層以及中間的Ge_uSn_v/Si_pGe_1-p-qSn_q多量子阱的有源區；

B、Si_xGe_1-x-ySn_y上下覆層和Ge_uSn_v/Ge的雙異質結的有源區；

C、Si_xGe_1-x-ySn_y上下覆層和Ge_uSn_v/Ge多量子阱的有源區；

D、Si_xGe_1-x-ySn_y上下覆層和Ge_uSn_v體結構的有源區；

E、Ge上下覆層和Ge_uSn_v體結構的有源區；

其中，x為覆層中Si的含量，y為覆層中Sn的含量，1-x-y為覆層中Ge的含量，p為量子阱的勢壘Si含量，q為量子阱的勢壘Sn含量，u為量子阱、體結構或雙異質結中的Ge含量，v為量子阱、體結構或雙異質結中的Sn含量，x的范圍為0～0.3，y的范圍為0～0.3，u的范圍為0.7～1，v的范圍為0～0.3，p的范圍為0～0.3，q的范圍為0～0.3。

2.根據權利要求1所述的基于摻雜(Si)GeSn有源區的CMOS技術兼容硅基光源器件，其特征在于，所述n緩沖層為Ge緩沖層，或SiGe緩沖層，或GeSn緩沖層，或Ge和GeSn緩沖層，或SiGeSn緩沖層，或其他能與GeSn或SiGeSn有源層晶格相匹配或能對有源層施加張應力的III-V族半導體材料。

3.一種基于權利要求2所述的基于摻雜(Si)GeSn有源區的CMOS技術兼容硅基光源器件的制備方法，其特征在于，包括如下步驟：

步驟SA、在900-1100℃去除Si襯底上氧化層；

步驟SB、n緩沖層摻雜；具體包括如下步驟：

步驟SB1、采用MBE低溫/高溫兩步生長法生長厚度為100-1000nm的n+型P摻雜Ge緩沖層，電子濃度為10¹⁸-10²⁰cm^-3，以減少硅襯底和摻雜的GeSn或SiGeSn有源層之間的晶格失配，其中低溫范圍為200-400℃，高溫范圍為500-700℃；

步驟SB2、調節襯底溫度至100-200℃，生長一層厚度為100-1000nm的P摻雜Ge_1-bSn_b緩沖層，電子濃度為10¹⁸-10²⁰cm^-3，以進一步減少硅襯底和摻雜的GeSn或SiGeSn有源層之間的晶格失配，并提供張應變環境，Sn組分b的范圍為0b0.3；

步驟S1、對GeSn或SiGeSn的有源層進行摻雜，摻雜類型為n型摻雜或p型摻雜，所述n型摻雜為P摻雜或Sb摻雜，所述p型摻雜為B摻雜。