[發明專利]一種并機同步啟動方法與系統

有效

• 申請號: 202110482779.5
• 申請日: 2021-04-30
• 公開（公告）號: CN113098254B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 王彬
• 申請（專利權）人: 美芯晟科技（北京）股份有限公司
• 主分類號: H02M1/36
• 分類號: H02M1/36;H02M7/02;H02J1/10
• 代理公司: 北京一枝筆知識產權代理事務所(普通合伙) 11791
• 代理人: 張慶瑞

本發明提供了一種并機同步啟動方法及系統，屬于微處理器技術領域，本發明的一種并機同步啟動方法，首先對各路芯片的電源端上電，得到各路芯片的母線電壓，然后根據預設電壓閾值范圍和預設時間段判斷母線電壓是否正常。當母線電壓正常時，則確定計時時間。最后根據計時時間確定各路芯片的啟動時刻。本發明通過預設電壓閾值范圍和預設時間段得到正常的母線電壓，可以有效解決因母線電壓出現波動導致芯片工作電壓不穩定的問題，且本發明根據計時時間來確定各路芯片的啟動時刻，可以消除因不同芯片建立時間的偏差，導致各路芯片并機啟動不同步或只亮一路的問題。

技術領域

本發明屬于微處理器技術領域，更具體地說，是涉及一種并機同步啟動方法與系統。

背景技術

市電經過整流橋后，輸出直流信號VM(母線電壓)給開關型電源提供能量。應用中存在共橋堆并機使用的情況，需要做到同步啟動。共整流橋并機應用，需要每一路都能正常啟動，且啟動時差小于30ms。

由于各路芯片的V_DD(芯片的工作電壓)建立的閾值有偏差，和外圍的V_DD電容容值有偏差、V_DD建立的閾值誤差和芯片功耗誤差，導致不同芯片的建立時間有偏差。如果快的一路芯片工作，會把母線電壓拉低，導致慢的一路芯片處在母線電壓欠壓保護之中，啟動慢的一路不能正常工作。

發明內容

本發明的目的在于提供一種并機同步啟動方法與系統，旨在解決現有技術中存在的由于不同芯片的V_DD建立的時間有偏差，導致并機啟動不同步或只亮一路的問題。

為實現上述目的，本發明采用的技術方案是：一種并機同步啟動方法，包括以下步驟：

步驟1：對各路芯片的電源端上電，并確定各路芯片的工作電壓是否正常；

步驟2：當所述各路芯片的工作電壓正常時，根據預設電壓閾值范圍和預設時間段判斷當前的母線電壓是否正常；

步驟3：若所述當前的母線電壓正常，則確定計時時間，其中，所述計時時間包括計時時刻和計時間隔；

步驟4：根據所述計時時間確定所述各路芯片的啟動時刻。

優選的，所述步驟1：對各路芯片的電源端上電，并確定各路芯片的工作電壓是否正常，包括：

對所述各路芯片的電源端上電，若所述各路芯片的工作電壓達到設定的電壓值，則確定所述各路芯片的工作電壓正常。

優選的，所述步驟2：當所述各路芯片的工作電壓正常時，根據預設電壓閾值范圍和預設時間段判斷當前的母線電壓是否正常，包括：

步驟2.1：在所述預設時間段內判斷當前的母線電壓是否保持在所述預設電壓閾值范圍內；

步驟2.2：在所述預設時間段內若當前的母線電壓超出所述預設電壓閾值范圍，則當前的母線電壓不正常，等待預設間隔，返回所述步驟2.1；

步驟2.3：在所述預設時間段內若當前的母線電壓保持在所述預設電壓閾值范圍內，則當前的母線電壓正常。

優選的，所述預設電壓閾值范圍為90-280V，所述預設時間段大于20ms。

優選的，所述步驟3：若所述當前的母線電壓正常，則確定計時時間，包括：

步驟3.1：根據所述各路芯片的工作電壓達到設定的電壓值的時間得到各路芯片工作電壓的建立時間；

步驟3.2：根據所述建立時間得到所述各路芯片的相應計時時刻；

步驟3.3：根據所述建立時間確定計時間隔。

優選的，所述步驟3.3：根據所述建立時間確定計時間隔，包括：