[發明專利]一種單線級聯電路的數據傳輸方法及LED芯片級聯系統

有效

• 申請號: 202110478435.7
• 申請日: 2021-04-30
• 公開（公告）號: CN113207209B
• 公開（公告）日: 2022-08-30
• 發明（設計）人: 孫占龍;趙明;袁楚卓;肖建強
• 申請（專利權）人: 深圳市美矽微半導體有限公司
• 主分類號: G09G3/32
• 分類號: G09G3/32
• 代理公司: 北京隆源天恒知識產權代理有限公司 11473
• 代理人: 路賀賀

本發明提供了一種單線級聯電路的數據傳輸方法及LED芯片級聯系統，該方法包括：當檢測到輸入數據為設定波形時，啟動解碼時鐘；在t1產生第一數據波形，并傳輸給下一級電路；在t2對輸入數據波形采樣判斷；當判斷為比特0時，將第一數據波形改為第二數據波形并停止解碼時鐘；當判斷為比特1時，在t3將第一數據波形改為第二數據波形并停止解碼時鐘；從解碼時鐘停止時起直到下一個t1，第二數據波形被單線傳輸給下一級電路。本發明的輸出數據高電平時長為解碼時鐘周期的整數倍，避免了級聯電路傳輸造成的高電平逐級變寬或變窄的問題，解決了數據傳輸的誤碼問題。并且，比特0的傳輸時長縮短，從而提升了LED芯片級聯系統的整體數據傳輸速度。

技術領域

本發明涉及LED顯示技術領域，具體涉及一種單線級聯電路的數據傳輸方法及LED芯片級聯系統。

背景技術

LED燈具有節能、色度好、壽命長的特點，得到廣泛的應用。單個LED芯片所能驅動的燈點個數有限，若要實現大規模的燈飾系統或者LED顯示屏，需要對LED芯片進行級聯。由于LED芯片的加工過程的不一致性和應用環境的變化等因素，會造成LED芯片級聯系統傳輸數據過程中數據信號的脈沖寬度逐級變窄或變寬，甚至造成數據誤碼，因此數據傳輸受到級聯個數和傳輸距離的限制。在實際應用中，對于LED芯片級聯系統的數據傳輸，不僅需要數據傳輸更遠，還需要數據傳輸更為快速。

發明內容

為解決現有技術的問題，本發明提出了一種單線級聯電路的數據傳輸方法及LED芯片級聯系統。

本發明第一方面提供了一種單線級聯電路的數據傳輸方法，其包括：

本級電路對輸入數據波形進行檢測，當檢測到所述輸入數據波形為特定波形時，啟動解碼時鐘，啟動時刻為t0；

在t1時刻產生第一數據波形并傳輸給下一級電路；其中，所述下一級電路與所述本級電路通過單根信號線連接；

在t2時刻對所述輸入數據波形進行采樣及判斷；當判斷輸入數據為比特0時，將所述第一數據波形改為第二數據波形并停止所述解碼時鐘；當判斷所述輸入數據為比特1時，在t3時刻將所述第一數據波形改為所述第二數據波形并停止所述解碼時鐘；其中，所述第二數據波形與所述第一數據波形為兩種不同電平的數字信號波形；

從所述解碼時鐘停止時起直到下一個所述t1時刻，所述第二數據波形被單線傳輸給所述下一級電路。

進一步地，

所述輸入數據包括所述比特0和所述比特1；

所述輸入數據采用歸零碼表示，所述歸零碼以高電平開始且以低電平結束；

所述比特0的所述歸零碼時長為T0，所述T0包括高電平時長T0H和低電平時長T0L；

所述比特1的所述歸零碼時長為T1，所述T1包括高電平時長T1H和低電平時長T1L；

所述T1H大于所述T0H，且所述T1H與所述T0H之差大于設定值；

所述T1大于或等于所述T0。

進一步地，

所述特定波形包括所述輸入數據波形的上升沿；

所述第一數據波形為高電平波形；

所述第二數據波形為低電平波形。

進一步地，

所述t1時刻為所述t0時刻后的所述解碼時鐘的第K個下降沿；

所述t2時刻為從所述t1時刻起且經過所述T0H后的所述解碼時鐘的第L個下降沿；

所述t3時刻為從所述t1時刻起且經過所述T1H后的所述解碼時鐘的第M個下降沿。

進一步地，