[發明專利]半導體器件及其形成方法

在審

• 申請號: 202110478030.3
• 申請日: 2021-04-30
• 公開（公告）號: CN113540117A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 楊柏峰;楊世海;賈漢中;王圣禎;林佑明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/1159
• 分類號: H01L27/1159;H01L27/11592;H01L27/11597
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

公開了用于3D存儲器陣列的布線布置及其形成方法。在實施例中，半導體器件包括：存儲器陣列，包括接觸第一字線和第二字線的柵極介電層；以及氧化物半導體(OS)層，接觸源極線和位線，柵極介電層設置在OS層和第一字線以及第二字線的每個之間；互連結構，位于存儲器陣列上方，第二字線和互連結構之間的距離小于第一字線和互連結構之間的距離；以及集成電路管芯，接合至與存儲器陣列相對的互連結構，集成電路管芯通過電介質至電介質接合和金屬至金屬接合而接合至互連結構。本申請的實施例還涉及半導體器件及其形成方法。

技術領域

本申請的實施例涉及半導體器件及其形成方法。

背景技術

作為實例，在用于包括無線電、電視、手機和個人計算器件的電子應用的集成電路中使用半導體存儲器。半導體存儲器包括兩個主要類別。一類是易失性存儲器；另一類是非易失性存儲器。易失性存儲器包括隨機存取存儲器(RAM)，可以將其進一步分為兩個子類別：靜態隨機存取存儲器(SRAM)和動態隨機存取存儲器(DRAM)。SRAM和DRAM都是易失性的，因為它們在不通電時會丟失它們存儲的信息。

另一方面，非易失性存儲器可以將數據存儲在它們上。一種類型的非易失性半導體存儲器是鐵電隨機存取存儲器(FERAM或FRAM)。FeRAM的優勢包括它的快速寫入/讀取速度和小尺寸。

發明內容

本申請的一些實施例提供了一種半導體器件，包括：存儲器陣列，包括：柵極介電層，接觸第一字線和第二字線；以及氧化物半導體(OS)層，接觸源極線和位線，其中，所述柵極介電層設置在所述氧化物半導體層和所述第一字線以及所述第二字線的每個之間；互連結構，位于所述存儲器陣列上方，其中，所述第二字線和所述互連結構之間的距離小于所述第一字線和所述互連結構之間的距離；以及集成電路管芯，接合至與所述存儲器陣列相對的所述互連結構，其中，所述集成電路管芯通過電介質至電介質接合和金屬至金屬接合而接合至所述互連結構。

本申請的另一些實施例提供了一種半導體器件，包括：邏輯管芯，包括半導體襯底；互連結構，位于所述邏輯管芯上方；以及存儲器陣列，位于所述互連結構上方，所述存儲器陣列包括：第一存儲器單元，包括柵極介電層的接觸第一字線的第一部分；以及第二存儲器單元，包括所述柵極介電層的接觸第二字線的第二部分，其中，所述第二存儲器單元設置為在垂直于所述半導體襯底的主表面的第一方向上比所述第一存儲器單元更遠離所述互連結構，其中，所述第二字線在垂直于所述第一方向的第二方向上具有大于所述第一字線在所述第二方向上的長度的長度，并且其中，所述邏輯管芯包括配置為在所述存儲器陣列中實施讀取和寫入操作的電路。

本申請的又一些實施例提供了一種形成半導體器件的方法，包括：形成存儲器陣列，形成所述存儲器陣列包括：在襯底上方形成多層堆疊件，所述多層堆疊件包括交替的導電層和介電層；圖案化延伸穿過所述多層堆疊件的第一溝槽；沿所述第一溝槽的側壁和底面沉積柵極介電層；以及在所述柵極介電層上方沉積氧化物半導體(OS)層；在所述存儲器陣列上方形成第一互連結構；以及使用電介質至電介質接合和金屬至金屬接合將集成電路器件接合至所述第一互連結構。

附圖說明

當接合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任何地增大或減小。

圖1A和圖1B示出了根據一些實施例的存儲器陣列的立體圖和電路圖。