[發明專利]一種電路布圖生成方法、裝置、計算機設備及存儲介質

有效

• 申請號: 202110476616.6
• 申請日: 2021-04-29
• 公開（公告）號: CN113111622B
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 陳文杰;徐寧儀
• 申請（專利權）人: 上海陣量智能科技有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06F30/394;G06F30/398
• 代理公司: 北京中知恒瑞知識產權代理事務所(普通合伙) 11889
• 代理人: 吳迪

1.一種電路布圖生成方法，應用于芯片，其特征在于，包括：

利用目標電路對應的寄存器傳輸級RTL設計信息生成目標電路圖；

利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路的目標布圖；

所述當前位置約束信息用于約束所述目標電路中，輸出端與同一目標邏輯門器件連接的多個目標寄存器、與該目標邏輯門器件之間的走線距離，使得所述多個目標寄存器輸出信號到達該目標邏輯門器件的時間在預設時差范圍內；其中，所述輸出端與同一目標邏輯門器件連接的多個目標寄存器、與該目標邏輯門器件之間的走線距離相等。

2.根據權利要求1所述的電路布圖生成方法，其特征在于，所述利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路的目標布圖，包括：

執行至少一個周期的迭代，在每個迭代周期中：利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路中的目標寄存器與目標邏輯門器件的布局信息；

響應于滿足迭代停止條件，基于所述布局信息，生成所述目標布圖。

3.根據權利要求2所述的電路布圖生成方法，其特征在于，當前迭代周期的當前位置約束信息，是基于前一次迭代周期的位置約束信息確定的，或基于初始位置約束信息確定的。

4.根據權利要求3所述的電路布圖生成方法，其特征在于，所述布局信息包括：目標寄存器與目標邏輯門器件分別對應的位置信息和尺寸信息；

針對每個迭代周期生成的布局信息，所述方法還包括：

基于所述目標寄存器與所述目標邏輯門器件分別對應的位置信息和尺寸信息，確定所述目標電路占據的芯片空間尺寸；

將所述芯片空間尺寸和預設的芯片空間尺寸閾值進行比對；

所述響應于滿足迭代停止條件，基于所述布局信息，生成所述目標布圖，包括：

響應于所述芯片空間尺寸小于或者等于所述芯片空間尺寸閾值，基于所述布局信息，生成所述目標布圖。

5.根據權利要求4所述的電路布圖生成方法，其特征在于，還包括：響應于所述芯片空間尺寸大于所述芯片空間尺寸閾值，基于所述當前位置約束信息生成新的位置約束信息；

將所述新的位置約束信息作為當前位置約束信息，返回利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路中的目標寄存器與目標邏輯門器件的布局信息的步驟。

6.根據權利要求4或5所述的電路布圖生成方法，其特征在于，還包括：

響應于所述芯片空間尺寸小于或者等于所述芯片空間尺寸閾值，且位置約束信息中目標寄存器和對應目標邏輯門器件之間的距離值未達到最小值，減小所述位置約束信息中目標寄存器和對應目標邏輯門器件之間的距離值，得到新的位置約束信息，返回利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路中的目標寄存器與目標邏輯門器件的布局信息的步驟；

所述響應于滿足迭代停止條件，基于所述布局信息，生成所述目標布圖，包括：

響應于所述芯片空間尺寸小于或者等于所述芯片空間尺寸閾值，且位置約束信息中目標寄存器和對應目標邏輯門器件之間的距離值達到迭代周期中的最小值，基于所述布局信息，生成所述目標布圖。

7.根據權利要求2、4或者5任一項所述的電路布圖生成方法，其特征在于，所述布局信息包括：目標寄存器與目標邏輯門器件之間的走線關系信息；

針對每個迭代周期生成的布局信息，所述方法還包括：

基于所述目標寄存器與目標邏輯門器件之間的走線關系信息，確定所述目標電路是否能夠部署在芯片中；

所述響應于滿足迭代停止條件，基于所述布局信息，生成所述目標布圖，包括：

響應于確定所述目標電路能夠部署在芯片中，基于所述布局信息，生成所述目標布圖。

8.根據權利要求7所述的電路布圖生成方法，其特征在于，還包括：響應于確定所述目標電路不能部署在芯片中，基于所述當前位置約束信息生成新的位置約束信息；

將所述新的位置約束信息作為當前位置約束信息，返回利用當前位置約束信息、以及所述目標電路圖，生成所述目標電路中的目標寄存器與目標邏輯門器件的布局信息的步驟。