[發(fā)明專利]硅基石墨烯光電探測(cè)陣列及其CMOS三維集成方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110475908.8
• 申請(qǐng)日: 2021-04-29
• 公開（公告）號(hào): CN113270435B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計(jì)）人: 徐楊;劉亦倫;呂建杭;董云帆;劉粒祥;俞濱
• 申請(qǐng)（專利權(quán)）人: 浙江大學(xué)
• 主分類號(hào): H01L27/146
• 分類號(hào): H01L27/146
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 劉靜

1.一種硅基石墨烯光電探測(cè)陣列，其特征在于，由下至上依次包括p型半導(dǎo)體硅襯底(1)、N阱(2)、氧化物絕緣層(4)、第一鈍化層(11)、第二鈍化層(17)和CMOS讀出電路(16)；所述N阱(2)沉積形成隔離層(3)；所述氧化物絕緣層(4)上開有柵極通孔(7)，且上表面設(shè)有像素電極(5)，所述像素電極(5)上覆蓋單層石墨烯薄膜(6)，所述石墨烯薄膜(6)上覆蓋第一鈍化層(11)，在第一鈍化層(11)上露出像素電極(5)和柵極通孔(7)，并在露出的像素電極(5)和柵極通孔(7)上依次設(shè)有第一UBM層(9)、焊料凸點(diǎn)(8)、第二UBM層(18)和金屬電極(10)；在金屬電極(10)上覆蓋第二鈍化層(17)，并在第二鈍化層(17)上設(shè)有與金屬電極(10)連通的CMOS讀出電路(16)，當(dāng)光電探測(cè)陣列中單個(gè)像素工作時(shí)，在柵極通孔(7)上施加時(shí)序脈沖偏壓，驅(qū)動(dòng)p型半導(dǎo)體硅襯底(1)進(jìn)入深耗盡狀態(tài)，同時(shí)通過單層石墨烯薄膜(6)兩端的像素電極(5)讀取該像素回路中的電流作為信號(hào)電流，得到入射光功率，所有像素按列讀出至CMOS讀出電路(16)，可得到陣列的入射光功率。

2.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述氧化物絕緣層(4)上表面每個(gè)像素點(diǎn)兩端設(shè)有兩塊平行的像素電極(5)，且每個(gè)像素點(diǎn)的單層石墨烯薄膜(6)與氧化物絕緣層(4)和該像素點(diǎn)的兩塊像素電極(5)接觸。

3.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述N阱(2)為p型半導(dǎo)體硅襯底(1)的上表面進(jìn)行摻雜而形成，摻雜深度為10μm～15μm；所述隔離層(3)為氮化硅隔離層，通過在N阱(2)上沉積出氮化硅層，利用氮化硅掩膜經(jīng)過沉積、圖形化、刻蝕硅后形成槽，并在槽中填充沉積氧化物而形成，用于與硅隔離，厚度為5nm～20nm。

4.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述氧化物絕緣層(4)為二氧化硅，通過LOCOS工藝進(jìn)行硅的選擇氧化，厚度為5nm～20nm。

5.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述CMOS讀出電路(16)由時(shí)序柵壓輸入電路(12)、跨阻放大器(13)、采樣放大器(14)和ADC(15)組成；所述時(shí)序柵壓輸入電路(12)與柵極通孔(7)連通；所述跨阻放大器(13)的輸入端與像素電極(5)連通，輸出端依次連接采樣放大器(14)、模數(shù)轉(zhuǎn)換器(15)。

6.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述像素電極(5)和金屬電極(10)均為金屬薄膜電極，材料為鉻金合金，厚度為800nm。

7.根據(jù)權(quán)利要求1所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，所述第一鈍化層(11)和第二鈍化層(17)是氮化硅，反應(yīng)溫度為50℃～100℃；所述第一UBM層(9)和第二UBM層(18)均為三層結(jié)構(gòu)，分別為鉻、鉻-銅、銅；所述焊料凸點(diǎn)(8)采用厚度和均勻性一致的銦柱。

8.根據(jù)權(quán)利要求5所述的一種硅基石墨烯光電探測(cè)陣列，其特征在于，光電探測(cè)陣列的輸出信號(hào)輸入到CMOS讀出電路(16)中，即在脈沖柵壓時(shí)序運(yùn)行過程中，每個(gè)像素的輸出信號(hào)由跨阻放大器(13)進(jìn)行電流電壓轉(zhuǎn)換，并輸入至采樣放大器(14)，采樣放大器(14)在固定時(shí)序的作用下，依次在讀出光電流前選取一個(gè)初始位置并采樣該點(diǎn)電流，再對(duì)工作中的光電流進(jìn)行采樣，將兩個(gè)采樣值相減得到最后的輸出，輸出信號(hào)進(jìn)入ADC(15)完成模數(shù)轉(zhuǎn)換后，電路自動(dòng)復(fù)位，并等待采樣下一像素的輸出信號(hào)。

9.一種權(quán)利要求1-7任一項(xiàng)所述硅基石墨烯光電探測(cè)陣列的CMOS三維集成方法，其特征在于，所述硅基石墨烯光電探測(cè)陣列分為兩個(gè)芯片部分，第一部分為光電探測(cè)芯片部分，第二部分為CMOS讀出電路芯片部分，兩部分分別制備完成后，使用對(duì)準(zhǔn)鍵合工具分別吸住光電探測(cè)芯片和CMOS讀出電路芯片，利用自對(duì)準(zhǔn)顯示系統(tǒng)分別將兩部分芯片放在基座上，兩部分芯片的焊料凸點(diǎn)(8)被定位在相應(yīng)的基座接觸點(diǎn)，采用倒裝焊的方式，用加熱加壓的方法引起焊料回流并形成基座和芯片之間的電學(xué)和物理連接，嚴(yán)格控制壓焊互連壓力、時(shí)間、溫度等條件，控制兩芯片間的角度問題，以達(dá)到良好的倒裝互連效果。