[發明專利]一種MEMS加速度計低應力集成封裝結構及方法

在審

• 申請號: 202110475798.5
• 申請日: 2021-04-29
• 公開（公告）號: CN113371668A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 劉國文;高乃坤;李兆涵;劉福民;趙亭杰;張樹偉;王學鋒
• 申請（專利權）人: 北京航天控制儀器研究所
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81B7/02;B81C1/00
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 徐曉艷

1.一種MEMS加速度計低應力集成封裝結構，其特征在于包括應力隔離框架(7)、封裝管殼(8)和封裝蓋板(9)；

MEMS加速度計包括MEMS加速度計芯片(1)和用于加速度計芯片信號的調理與采集的ASIC芯片(6)，被封裝MEMS加速度計芯片(1)固定在封裝管殼(8)基底上；應力隔離框架(7)為倒U型蓋板，倒U型蓋板與封裝管殼(8)底部相粘結，跨在被封裝MEMS加速度計芯片(1)上，所述被封裝ASIC芯片(6)粘結在應力隔離框架(7)上表面，實現與MEMS加速度計芯片(1)的隔離式堆疊布置；被封裝MEMS加速度計芯片(1)的電極焊盤與對應的被封裝ASIC芯片(6)電極焊盤互連，所述被封裝ASIC芯片(6)的電極焊盤與對應的封裝管殼(8)上的焊盤進行金絲鍵合，實現MEMS器件的電氣連接。

2.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述被封裝MEMS加速度計芯片(1)包括被封裝MEMS加速度計敏感結構(2)、封帽層(3)和襯底層(4)；

所述被封裝MEMS加速度計芯片(2)位于封帽層(3)和襯底層(4)之間，通過錨區(5)與封帽層(3)和襯底層(4)鍵合，所述錨區(5)鍵合面形貌呈島式分布。

3.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述被封裝MEMS加速度計芯片(1)通過第一粘結劑(12)固定在封裝管殼(8)基底上；所述第一粘結劑(12)粘結位置位于被封裝MEMS加速度計芯片內部錨區(5)在封裝管殼(8)基底的投影位置。

4.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述第一粘結劑(12)通過點膠的方式使被封裝MEMS加速度計芯片(1)呈圓柱狀粘結在封裝管殼基底上。

5.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述應力隔離框架(7)通過第二粘結劑(10)與封裝管殼(8)底部相粘結。

6.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述應力隔離框架(7)材料為硅。

7.根據權利要求1所述的一種MEMS加速度計低應力集成封裝結構，其特征在于所述被封裝ASIC芯片(6)通過第三粘結劑(11)粘結在應力隔離框架(7)平板上表面，第三粘結劑(11)選用ASIC專用粘結膠，且采用平鋪的方式實現被封裝ASIC芯片(6)與應力隔離框架(7)上表面的粘結。

8.一種MEMS加速度計低應力集成封裝方法，其特征在于包括如下步驟：

S1、對封裝管殼(8)、應力隔離框架(7)、被封裝MEMS加速度計芯片(1)、被封裝ASIC芯片(6)進行清洗；

S2、通過點膠的方式將被封裝MEMS加速度計芯片(1)固定在封裝管殼(8)基底上；所述第一粘結劑(12)粘結位置位于MEMS加速度計芯片內部錨區(5)在封裝管殼(8)基底的投影位置；

S3、將應力隔離框架(7)粘結在封裝管殼(8)上；

S4、將被封裝ASIC芯片(6)在應力隔離框架(7)上表面的粘結；

S5、將被封裝MEMS加速度計芯片(1)的電極焊盤與對應的被封裝ASIC芯片(6)電極焊盤互連；

S6、將被封裝ASIC芯片(6)的電極焊盤與對應的封裝管殼(8)上的焊盤進行金絲鍵合，實現MEMS器件的電氣連接；

S7、采用共晶熔合的方式實現封裝管殼(8)和封裝蓋板(9)的集成封裝。

9.根據權利要求8所述的一種MEMS加速度計低應力集成封裝方法，其特征在于步驟S3中，所述應力隔離框架(7)為倒U型蓋板，倒U型蓋板與封裝管殼(8)底部相粘結，跨在被封裝MEMS加速度計芯片(1)上。