[發明專利]一種雷達目標模擬組件和雷達檢驗方法

有效

• 申請號: 202110471271.5
• 申請日: 2021-04-29
• 公開（公告）號: CN113156387B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 陳利群;韓斐;張玉霞
• 申請（專利權）人: 北京無線電測量研究所
• 主分類號: G01S7/40
• 分類號: G01S7/40
• 代理公司: 北京正理專利代理有限公司 11257
• 代理人: 張麗

本發明的一個實施例公開了一種雷達目標模擬組件和雷達檢驗方法，所述組件包括：模數轉換器、控制器、FPGA、M組DDR4存儲器和M個數模轉換器；所述模數轉換器用于對輸入的雷達中頻信號進行采樣，并對采樣的雷達中頻信號進行模數轉換后輸送給所述FPGA；所述控制器用于向FPGA提供參數；所述FPGA用于對接收到的雷達中頻信號進行處理生成M個目標回波信號，并將所述M個目標回波信號分別輸送給所述M個數模轉換器；所述M組DDR4存儲器與所述FPGA相連用于存儲FPGA對所述雷達中頻信號進行處理的過程中產生的雷達有效信號；所述M個數模轉換器用于將各自接收到的目標回波信號進行數模轉換后發送給雷達。

技術領域

本發明涉及雷達技術領域，具體涉及一種雷達目標模擬組件和雷達檢驗方法。

背景技術

在當前雷達技術的發展過程中，對寬帶直接采集以及寬帶回放技術的要求越來越高，現有的雷達目標模擬組件很難完成模擬出多個目標的模擬器模擬任務。

發明內容

本發明的目的在于提供一種雷達目標模擬組件和雷達檢驗方法，通過所述組件能夠模擬出多個目標生成目標回波信號，同時組件中的FPGA能夠根據需求選擇FPGA內部信號處理頻率，進而達到節省資源或降低數據處理難度的目的。

為達到上述目的，本發明采用下述技術方案：

本發明一方面提供一種雷達目標模擬組件，所述組件包括：

模數轉換器、控制器、FPGA、M組DDR4存儲器和M個數模轉換器；

所述模數轉換器用于對輸入的雷達中頻信號進行采樣，并對采樣的雷達中頻信號進行模數轉換后輸送給所述FPGA；

所述控制器用于向FPGA提供參數；

所述FPGA用于對接收到的雷達中頻信號進行處理生成M個目標回波信號，并將所述M個目標回波信號分別輸送給所述M個數模轉換器；

所述M組DDR4存儲器與所述FPGA相連用于存儲FPGA對所述雷達中頻信號進行處理的過程中產生的雷達有效信號；

所述M個數模轉換器用于將各自接收到的目標回波信號進行數模轉換后發送給雷達；

其中，M為大于等于1的自然數。

在一個具體實施方式中，所述FPGA硬件接口處的信號處理頻率為300MHz，每組DDR4存儲器的信號處理頻率為250MHz，FPGA內部信號處理頻率為150MHz。

在一個具體實施方式中，所述FPGA硬件接口處的信號處理頻率和FPGA內部信號處理頻率均為300MHz，每組DDR4存儲器的信號處理頻率為250MHz。

在一個具體實施方式中，每組DDR4存儲器包括十片并聯的DDR4。

本發明另一方面提供一種根據上述組件進行雷達檢驗的方法，所述方法包括：

S10：模數轉換器對輸入的雷達中頻信號進行采樣，并對采樣的雷達中頻信號進行模數轉換后輸送給所述FPGA；

S12：所述FPGA對接收到的雷達中頻信號進行下變頻和多相濾波得到所述雷達中頻信號的基帶數據；

S14：所述FPGA將所述基帶數據分為相同的M路；

S16：所述FPGA對每一路中的所述基帶數據進行去噪聲檢波獲得雷達有效信號，并將所述雷達有效信號存儲到對應的DDR4存儲器中；

S18：所述FPGA根據控制器提供的參數在相同時刻或不同時刻讀取每組DDR4存儲器中的雷達有效信號在每一路中生成多個目標；