[發明專利]一種基于射頻捷變收發器AD9361的機載VDB接收機

在審

• 申請號: 202110471188.8
• 申請日: 2021-04-29
• 公開（公告）號: CN113093226A
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 趙建偉;董加成;李輝;王黨衛;王超;楊海濤
• 申請（專利權）人: 西安合眾思壯防務科技有限責任公司
• 主分類號: G01S19/13
• 分類號: G01S19/13;G01S19/37
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于射頻捷變收發器AD9361的機載VDB接收機，其特征在于，包括天線S1、射頻預處理電路S2、AD9361電路S3、信號處理電路S4、串口驅動電路S5以及電源與時鐘電路S6；

接收機工作時，首先將信號通道的工作波道匹配到用戶設定的波道，VDB接收機接收到外部控制設備通過數據總線發送過來的頻率控制命令后，經過串口驅動電路S5的電平轉換，進入信號處理電路S4進行解析處理，信號處理電路S4根據頻率控制命令將AD9361電路S3的工作頻率設置為既定的頻率；VDB接收機通過天線S1接收空間VDB信號后，先進入射頻預處理電路S2，進行帶通濾波、放大、差分轉換等處理，然后進入AD9361電路S3，AD9361電路S3對信號進行AD采樣后送入信號處理電路S4，信號處理電路S4對VDB信號進行D8PSK解調、譯碼處理后得到VDB報文的有效信息，然后將譯碼后的數據按照要求進行編碼后，通過串口驅動電路S5輸出，同時信號處理電路S4與AD9361電路S3聯合實現數字AGC控制；電源與時鐘電路S6為接收機各個電路提供電源與時鐘。

2.如權利要求1所述的一種基于射頻捷變收發器AD9361的機載VDB接收機，其特征在于，所述的射頻預處理電路S2包括帶通濾波器A1、低噪聲放大器A2以及巴倫電路A3，VDB空間信號由天線S1接收后，先進入帶通濾波器A1進行帶通濾波處理，帶通濾波器選擇通帶略寬于108.0～117.95MHz的VDB信號頻段范圍的帶通濾波器；然后進入低噪聲放大器A2，降低射頻通道的噪聲系數；最后進入巴倫電路A3，將輸入的單端信號轉換為差分信號后送入AD9361電路S3，至此射頻預處理完成。

3.如權利要求1所述的一種基于射頻捷變收發器AD9361的機載VDB接收機，其特征在于，所述的AD9361電路S3接收通道的工作參數，包括接收頻率、濾波器帶寬由信號處理電路S4根據用戶設定的頻率給出，AGC調整值由信號處理電路S4根據接收的信號強度給出。

4.如權利要求1所述的一種基于射頻捷變收發器AD9361的機載VDB接收機，其特征在于，所述的信號處理電路S4包括FPGA電路B1和DSP電路B2，VDB信號經過AD9361電路S3的AD采樣進入信號處理電路S4后，FPGA電路B1設計數字濾波器進行進一步的帶通濾波，設計的數字濾波器的參數為：采用巴特沃斯型IIR濾波器，中心頻率f_s＝10.5MHz，下截止頻率f_c1＝10KHz，上截止頻率f_c2＝14KHz；信號經過帶通濾波后，在FPGA電路B1中進行抽取、濾波、同步、D8PSK解調、譯碼、糾錯等處理得到VDB報文的有效數據，然后將數據送入DSP電路B2按照要求進行編碼后輸出到串口驅動電路進行輸出。