[發明專利]半導體裝置及其形成方法

在審

• 申請號: 202110469337.7
• 申請日: 2021-04-28
• 公開（公告）號: CN113644071A
• 公開（公告）日: 2021-11-12
• 發明（設計）人: 杉岡繁;山口秀范;藤木謙昌;川北惠三;R·K·邦薩
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種半導體裝置，其包括：

主電路區；和

劃線區，其包圍所述主電路區；

其中所述主電路區和所述劃線區包括第一絕緣膜及第二絕緣膜以及形成于其間的低k膜；且

其中所述劃線區的所述低k膜包含沿著所述主電路區與所述劃線區之間的邊界加襯的多個空腔。

2.根據權利要求1所述的半導體裝置，其中所述劃線區具有界定寬度方向和與所述寬度方向正交的縱向方向的預定寬度，且其中加襯有多個所述空腔的區在所述寬度方向上位于所述劃線區的末端處且在所述縱向方向上延伸。

3.根據權利要求1所述的半導體裝置，其中所述多個所述空腔在平面視圖中為圓形，并且以交錯方式布置。

4.根據權利要求1所述的半導體裝置，其中所述空腔中的每一者掩埋有絕緣膜。

5.根據權利要求1所述的半導體裝置，其中所述低k膜包括多個低k膜的堆疊膜。

6.根據權利要求1所述的半導體裝置，其中多個互連件包含在所述主電路區中，且所述低k膜形成于所述多個互連件之間。

7.根據權利要求1所述的半導體裝置，其中所述低k膜包括SiOC和SiCN的堆疊膜，且其中所述第一絕緣膜和所述第二絕緣膜包括氧化硅膜。

8.一種制造半導體裝置的方法，所述半導體裝置包含以矩陣布置的多個主電路區和設置于所述主電路區之間的劃線區，所述方法包括：

形成第一絕緣膜；

形成低k膜；

形成穿透所述低k膜的多個穿透部分；和

在低覆蓋率成膜條件下形成第二絕緣膜以在多個通孔中形成空腔。

9.根據權利要求8所述的方法，其中所述多個穿透部分在平面視圖中為圓形，并且以交錯方式布置。

10.根據權利要求8所述的方法，其中所述劃線區具有界定寬度方向和與所述寬度方向正交的縱向方向的預定寬度，且

其中安置有所述多個穿透部分的區在所述寬度方向上安置于所述劃線區的末端處。

11.根據權利要求8所述的方法，其中所述低k膜包括多個低k膜的堆疊膜。

12.根據權利要求8所述的方法，其中多個互連件包含在所述主電路區中，且所述低k膜形成于所述多個互連件之間。

13.根據權利要求8所述的方法，其中所述低k膜包括SiOC和SiCN的堆疊膜。

14.根據權利要求8所述的方法，其中所述第一絕緣膜和所述第二絕緣膜包括氧化硅膜。

15.一種制造半導體裝置的方法，所述半導體裝置包含以矩陣布置的多個主電路區和設置于所述主電路區之間的劃線區，所述方法包括：

形成第一絕緣膜；

形成低k膜；

形成穿透所述低k膜的多個穿透部分；和

在高覆蓋度膜形成條件下在所述低k膜上形成第三絕緣膜，并且在所述穿透部分內部掩埋所述第三絕緣膜。

16.根據權利要求15所述的方法，其中所述多個穿透部分在平面視圖中為圓形，并且以交錯方式布置。

17.根據權利要求15所述的方法，其中所述劃線區具有界定寬度方向和與所述寬度方向正交的縱向方向的預定寬度，且所述多個穿透部分在所述寬度方向上安置于所述劃線區的末端處且在所述縱向方向上延伸。

18.根據權利要求15所述的方法，其中所述低k膜包括多個低k膜的堆疊膜。