[發明專利]一種24位低失真Sigma-Delta模數轉換器

有效

• 申請號: 202110462201.3
• 申請日: 2021-04-27
• 公開（公告）號: CN113315522B
• 公開（公告）日: 2023-02-24
• 發明（設計）人: 劉術彬;沈愉軻;韓昊霖;丁瑞雪;朱樟明
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03M3/02
• 分類號: H03M3/02
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 劉長春

1.一種24位低失真Sigma-Delta模數轉換器，其特征在于，包括第一級積分器(101)、第二級積分器(102)、Flash量化器模塊(103)、DWA模塊(104)、反饋DAC模塊(105)和數字抽取濾波器模塊(106)，其中，

所述第一級積分器(101)用于將模數轉換器輸入信號與來自所述反饋DAC模塊(105)的反饋信號的差值進行積分，獲得第一級積分器輸出信號；

所述第二級積分器(102)用于對所述第一級積分器輸出信號進行積分，獲得第二級積分器輸出信號；

所述Flash量化器模塊(103)用于將所述輸入信號、所述第一級積分器輸出信號和所述第二級積分器輸出信號按一定權重進行求和后進行多位量化，將模擬信號量化為數字信號并獲得16位溫度計碼；

所述DWA模塊(104)用于將所述16位溫度計碼轉換為5位二進制碼，同時通過按一定周期注入隨機數的輪轉選擇邏輯獲得加權平均后的數字信號；

所述反饋DAC模塊(105)用于將所述加權平均后的數字信號轉換為模擬反饋信號；

所述數字抽取濾波器模塊(106)用于對所述5位二進制碼進行數字濾波并降采樣，并截取高位24位數字碼進行輸出；

所述Flash量化器模塊(103)包括16個比較器，其中，所述比較器的輸入端輸入所述輸入信號、所述第一級積分器輸出信號和所述第二級積分器輸出信號，用于對所述輸入信號、所述第一級積分器輸出信號和所述第二級積分器輸出信號分別進行加權后相加并與所述比較器的參考電壓進行比較，使得每個比較器均獲得1位溫度計碼；

所述比較器包括依次連接的內置加法電路(1031)、預放大器(1032)和比較鎖存器(1033)，其中，

所述內置加法電路(1031)包括第一開關K1、第二開關K2、第三開關K3、第四開關K4、第五開關K5、第六開關K6、第一電容C₁、第二電容C₂、第三電容C₃和寄生電容C_p，所述第一開關K1和所述第一電容C₁串聯在所述輸入信號的輸入端與所述預放大器(1032)的反向輸入端之間，所述第二開關K2和所述第二電容C₂串聯在所述第一級積分器(101)的輸出端與所述預放大器(1032)的反向輸入端之間，所述第三開關K3和所述第三電容C₃串聯在所述第二級積分器(102)的輸出端與所述預放大器(1032)的反向輸入端之間；所述第四開關K4的一端連接在所述第一開關K1與所述第一電容C₁之間，另一端連接至接地端；所述第五開關K5的一端連接在所述第二開關K2與所述第二電容C₂之間，另一端連接至接地端；所述第六開關K6的一端連接在所述第三開關K3與所述第三電容C₃之間，另一端連接至參考電壓V_ref；在所述預放大器(1032)的反向輸入端包括寄生電容C_p；

在所述預放大器(1032)的反向輸入端與輸出端之間連接有第七開關K7；

所述預放大器(1032)的正向輸入端連接接地端，所述預放大器(1032)的輸出端連接至所述比較鎖存器(1033)的反向輸入端，所述比較鎖存器(1033)的正向輸入端連接接地端。

2.根據權利要求1所述的24位低失真Sigma-Delta模數轉換器，其特征在于，所述第一級積分器(101)的輸入端連接有第一加法器(107)，所述第一加法器(107)用于對所述輸入信號和所述反饋信號進行差運算。

3.根據權利要求1所述的24位低失真Sigma-Delta模數轉換器，其特征在于，所述第一級積分器(101)和所述第二級積分器(102)均為離散時間型開關電容延遲積分器，Z域傳遞函數均為

4.根據權利要求3所述的24位低失真Sigma-Delta模數轉換器，其特征在于，所述第一電容C₁、所述第二電容C₂和所述第三電容C₃的電容比值為1:2:1。