[發明專利]晶體管的驅動系統

有效

• 申請號: 202110461708.7
• 申請日: 2021-04-27
• 公開（公告）號: CN113162593B
• 公開（公告）日: 2022-11-04
• 發明（設計）人: 夏原野;全超;黃軍
• 申請（專利權）人: 杭州士蘭微電子股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 劉暢

本發明提供了一種晶體管的驅動系統，疊加模塊將PWM信號與晶體管的集電極電壓檢測信號疊加生成疊加信號，疊加信號輸入驅動電路，由于疊加信號可以實時反映PWM信號與集電極電壓檢測信號的電壓，驅動電路可以根據所述疊加信號判定所述集電極電壓是否過壓，以及根據所述疊加信號驅動所述晶體管，同時起到驅動晶體管以及檢測晶體管的集電極電壓的功能，實現對所述晶體管進行過壓保護的功能。

技術領域

本發明涉及電子電力技術領域，尤其涉及一種晶體管的驅動系統。

背景技術

作為電子開關的晶體管(如IGBT)在各種不同的應用中，會出現晶體管電壓過高而失效的情況；例如在電磁感應加熱應用中，當存在電壓浪涌、不穩定電網或者雷擊時，晶體管的集電極電壓會達到很高水平，過高的集電極電壓容易使晶體管失效，故需對晶體管的集電極電壓進行檢測并保護。

目前，常規的晶體管集電極電壓保護方法通常是在外圍增加額外的保護電路，對晶體管的集電極電壓進行檢測和保護，這種方法需要增加很多電子元件及管腳，導致成本較高且管腳利用率較低，不符合集成電路小型化、高功率密度的發展趨勢。

發明內容

本發明的目的在于提供一種晶體管的驅動系統，以解決現有的晶體管集電極電壓保護方法中成本較高且管腳利用率較低的問題。

為了達到上述目的，本發明提供了一種晶體管的驅動系統，包括：

信號生成模塊，用于生成PWM信號；

信號疊加模塊，與所述信號生成模塊連接，用于將所述PWM信號與表征所述晶體管的集電極電壓的集電極電壓檢測信號疊加生成疊加信號；以及，

驅動電路，與所述信號疊加模塊連接，根據所述疊加信號判定所述晶體管的集電極電壓是否過壓，以及根據所述疊加信號驅動所述晶體管。

可選的，所述驅動電路包括一輸入端，所述PWM信號和所述集電極電壓檢測信號通過所述輸入端輸入至所述驅動電路。

可選的，所述信號生成模塊以推挽輸出方式輸出所述PWM信號，所述信號疊加模塊包括：

第一阻抗網絡，其一端與所述晶體管的集電極連接，另一端與所述驅動電路的輸入端連接；以及，

第二阻抗網絡，其一端與所述信號生成模塊連接，另一端與所述驅動電路的輸入端連接。

可選的，所述信號生成模塊以推挽輸出方式輸出時，所述信號生成模塊包括兩個串聯在電源和地之間的開關，兩個開關的中間節點輸出所述PWM信號。

可選的，所述第一阻抗網絡的阻抗大于所述第二阻抗網絡的阻抗。

可選的，所述疊加信號的電壓值滿足如下公式：

其中，V_IN為所述疊加信號的電壓值，V_PWM為所述PWM信號的電壓值，V_ce為所述晶體管的集電極電壓，Z₁為所述第一阻抗網絡的阻抗，Z₂為所述第二阻抗網絡的阻抗。

可選的，當所述PWM信號為高電平時，所述疊加信號的電壓值滿足如下公式：

當所述PWM信號為低電平時，所述疊加信號的電壓值滿足如下公式：

可選的，所述信號疊加模塊還包括：

第三阻抗網絡，其一端與所述晶體管的驅動電路的輸入端連接，另一端接地。

可選的，所述第一阻抗網絡的阻抗大于所述第二阻抗網絡及所述第三阻抗網絡的阻抗。