[發明專利]訪問存儲器的方法及對應電路

在審

• 申請號: 202110461211.5
• 申請日: 2021-04-27
• 公開（公告）號: CN113568851A
• 公開（公告）日: 2021-10-29
• 發明（設計）人: G·博爾戈諾沃;L·雷菲奧倫汀
• 申請（專利權）人: 意法半導體股份有限公司
• 主分類號: G06F13/28
• 分類號: G06F13/28;G06F15/78;G06F15/80;G06F17/14;G06N3/063
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

公開了訪問存儲器的方法及對應電路。一種訪問存儲器以讀取和/或寫入數據的實施例方法包括生成存儲器事務請求，該存儲器事務請求包括對于存儲器中的一組存儲器位置的存儲器訪問請求的突發，存儲器位置具有相應存儲器地址。該方法還包括經由互連總線向耦接到存儲器的存儲器控制器電路發送第一信號和第二信號，第一信號傳送存儲器事務請求，第二信號傳送用于將存儲器訪問請求的突發映射到存儲器中的存儲器位置的相應存儲器地址上的信息。該方法還包括：根據由第二信號傳送的信息，計算存儲器地址的相應存儲器地址，以及訪問存儲器地址以從存儲器地址讀取數據和/或將數據寫入存儲器地址。

相關申請的交叉引用

本申請要求2020年4月29日提交的意大利申請第102020000009364號的權益，該申請通過引用結合于此。

技術領域

本說明書涉及數字信號處理電路，例如硬件加速器，以及相關的方法、設備和系統。

背景技術

各種實時數字信號處理系統(例如，用于處理視頻數據和/或圖像數據、雷達數據、無線通信數據，如汽車領域中日益需要的)可能涉及每單位時間處理相關量的數據。

就這一點而言，各種數字信號處理器(例如，用于計算諸如快速傅里葉變換(FFT)、波束成形、有限脈沖響應(FIR)濾波器、神經網絡等的算法的協處理器)是本領域已知的。其中，流水線體系結構和基于存儲器的體系結構是兩種已知的解決方案。

為了有效地應對資源需求處理(例如，在大數據集上和/或不同大小的FFT算法的計算)，基于存儲器的體系結構可以是優選的。

然而，本領域已知的數字信號處理器可能不提供適于某些算法的有效計算的存儲器訪問方案。

發明內容

一個或多個實施例的目的是提供一種訪問數字信號處理器中的存儲器的方法，該方法解決了上述缺點。

一個或多個實施例可以旨在提供適于高性能數字信號處理應用的通信總線控制器(例如，用于高級微控制器總線體系結構(AMBA)高級可擴展接口(AXI)總線)。這可以通過擴展允許的增量/包裝突發(wrapping burst)事務以及通過指定要使用可選的用戶可用信號來使用的存儲體訪問方案來實現。

根據一個或多個實施例，這樣的目的可以通過具有所附權利要求中闡述的特征的方法來實現。

一個或多個實施例可以涉及對應電路。

權利要求是本文提供的關于實施例的技術教導的組成部分。

根據一個或多個實施例，提供了一種訪問存儲器以讀取和/或寫入數據的方法。該方法可以包括生成存儲器事務請求，存儲器事務請求包括向存儲器中的一組存儲器位置(memory locations，存儲位置)的存儲器訪問請求的突發，其中，存儲器位置具有相應存儲器地址。該方法可以包括經由互連總線向耦接到存儲器的存儲器控制器電路發送信號。第一信號可以傳送存儲器事務請求，并且第二信號可以傳送用于將存儲器訪問請求的突發映射到存儲器中的存儲器位置的相應存儲器地址上的信息。該方法可以包括：根據由第二信號傳送的信息，計算存儲器位置的相應存儲器地址，以及訪問存儲器位置以從存儲器位置讀取數據和/或將數據寫入存儲器位置。

因此，一個或多個實施例可以有利地提供在總線上將不同的單個存儲器訪問分組為單個突發事務的可能性，和/或提供在事務突發內對要使用的存儲體訪問方案進行編碼的可能性。一個或多個實施例可以與現有總線標準(例如，AXI4、AXI3)兼容。

附圖說明

現在將參考附圖僅以示例的方式描述一個或多個實施例，其中：

圖1是根據一個或多個實施例的諸如片上系統的電子系統的示例性電路框圖；以及

圖2是基-2，16點快速傅里葉變換(FFT)算法的示例性數據流圖。