[發明專利]垂直型晶體管、存儲器及制備方法

有效

• 申請號: 202110458556.5
• 申請日: 2021-04-27
• 公開（公告）號: CN113206014B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 劉金營
• 申請（專利權）人: 上海積塔半導體有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 盧炳瓊

本發明提供一種垂直型晶體管、存儲器及制備方法，通過去除柵導電層與第一柵介電層之間的第二柵介電層，以在柵導電層與第一柵介電層之間形成凹槽，由于水的介電常數較高，從而通過在凹槽中形成水介電層，可提高柵介電層的介電常數，從而可增強柵控能力，以同時實現器件的小型化及高可靠性。

技術領域

本發明屬于集成電路制造領域，涉及一種垂直型晶體管、存儲器及制備方法。

背景技術

晶體管(Transistor)是一種固體半導體器件，具有檢波、整流、放大、開關、穩壓、信號調制等多種功能。晶體管作為一種可變電流開關，能夠基于輸入電壓控制輸出電流。與普通機械開關(如Relay、Switch)不同，晶體管利用電訊號來控制自身的開合，因此開關速度較快。

集成電路裝置使用晶體管執行許多不同的功能，且這些晶體管具有較多的類型。隨著科技的發展及人們對小型化、多功能器件的追求，集成電路器件的尺寸不斷的收縮，但局限于制備工藝的限制，集成電路器件的物理尺寸接近達到極限。

近年來，垂直型晶體管因其結構優勢備受關注，然而隨著器件的微縮需求，器件的柵介電層越來越薄，較薄的柵介電層則會帶來越來越大的柵極漏電流，從而降低了器件的可靠性。為解決這個問題，業界引入了具有高介電常數(HK)的材料作為柵介電層，如氧化鉿、氧化鋯等，其可以在保持同等的有效柵介電層的厚度的情況下，降低柵極漏電的概率，以提高器件的可靠性，但是氧化鉿及氧化鋯的介電常數因為各種原因，在實際應用中只在25以下，從而并不能達到理性的效果。

因此，提供一種垂直型晶體管、存儲器及制備方法，實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種垂直型晶體管、存儲器及制備方法，用于解決現有技術中難以同時實現器件的小型化及高可靠性的問題。

為實現上述目的及其他相關目的，本發明提供一種垂直型晶體管的制備方法，包括以下步驟：

提供基底；

于所述基底上形成垂直型的晶體管疊層結構；

圖形化所述晶體管疊層結構，顯露部分所述基底；

于所述基底及所述晶體管疊層結構上形成隔離層；

形成環柵結構，所述環柵結構包括柵介電層及柵導電層，所述柵介電層包括與所述晶體管疊層結構相接觸的第一柵介電層及與所述柵導電層相接觸的第二柵介電層；

去除所述第二柵介電層，在所述柵導電層與所述第一柵介電層之間形成凹槽；

于所述凹槽中形成冰介電層；

形成鈍化層，所述鈍化層覆蓋所述柵導電層、冰介電層及第一柵介電層；

圖形化所述鈍化層，于所述鈍化層中形成與所述晶體管疊層結構電連接的金屬連接部。

可選地，于所述凹槽中形成所述冰介電層的步驟包括：

在0℃以下，采用ALD工藝或CVD工藝，進行沉積，形成冰介電層；

采用雷射回火工藝或快速熱退火工藝圖形化所述冰介電層，形成位于所述凹槽中的所述冰介電層。

可選地，形成與所述晶體管疊層結構電連接的所述金屬連接部的步驟包括：

圖形化所述鈍化層，于所述鈍化層中形成溝槽，所述溝槽包括位于所述柵導電層上的第一溝槽、位于所述晶體管疊層結構上的第二溝槽及位于所述基底上的第三溝槽；

于所述第二溝槽及第三溝槽的底部形成歐姆接觸層；

于所述溝槽中形成覆蓋所述溝槽的底部及側壁的擴散阻擋層；

形成填充所述溝槽的金屬層。