[發明專利]一種比較器及其控制方法

在審

• 申請號: 202110445610.2
• 申請日: 2021-04-25
• 公開（公告）號: CN113114180A
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 戚祎;趙海;王雪生;季晨軒;楊佳;趙健;梁毅;姜瑞昭;樊曉華
• 申請（專利權）人: 江蘇集萃智能集成電路設計技術研究所有限公司
• 主分類號: H03K5/24
• 分類號: H03K5/24
• 代理公司: 無錫市匯誠永信專利代理事務所(普通合伙) 32260
• 代理人: 朱曉林

本發明公開了一種比較器及其控制方法，其可實現失調消除，可提高運行速度和精度，比較器包括放大器、傳輸門開關、動態鎖存比較器、耦合電容，第一前置放大器、第二前置放大器、動態鎖存比較器順次連接，動態鎖存比較器的輸出端連接SAR控制邏輯電路，差分信號傳輸門開關與第一前置放大器連接，參考信號傳輸門開關分別與第一前置放大器、第二前置放大器、動態鎖存比較器連接，比較器控制方法包括：采樣電路采樣時，開關S1、S2斷開，開關S3～S8閉合，第一前置放大器、第二前置放大器、動態鎖存比較器的差動輸入端連接參考信號，比較電路比較時，開關S1、S2閉合，開關S3～S8斷開，第一前置放大器的輸入連接差分信號。

技術領域

本發明涉及比較器技術領域，具體為一種高精度低失調比較器及其控制方法。

背景技術

目前，常用的模數轉換器為SAR ADC(逐次逼近寄存器型模數轉換器)，其占據了大部分的中等至高分辨率ADC市場。SAR ADC作為將模擬信號轉換成數字信號的接口電路，主要包括采樣保持電路、比較器、SAR控制邏輯電路、D/A轉換電路等，比較器是SAR ADC的重要模塊之一，用于比較一個模擬信號和另一個模擬信號的大小，輸出二進制數字信號，簡而言之，一個比較器就是一個一位的ADC，其精度、速度、失調等指標直接影響整個SAR ADC的性能。隨著CMOS工藝的特征尺寸不斷減小，電路的電源電壓不斷下降，以及工藝變量等其他非線性因素影響，使得晶體管的噪聲變得更大，從而比較器的噪聲對ADC的影響變得更加顯著。

比較器按原理可分為運放結構比較器和動態鎖存比較器。運放結構比較器可辨別較小輸入電壓差，但速度慢；動態鎖存比較器速度快，但只可分辨較大電壓差，同時輸入失調電壓和回踢噪聲也較大，單獨使用上述兩種比較器難以滿足在高速下分辨較小輸入電壓差的要求。

發明內容

針對現有技術中存在的SAR ADC的比較器運行速度慢，對較小輸入電壓差的分辨能力差的問題，本發明提供了一種比較器及其控制方法，其可實現失調消除，可提高運行速度和精度。

為實現上述目的，本發明采用如下技術方案：

一種比較器，其包括放大器、傳輸門開關，其特征在于，其還包括動態鎖存比較器，所述放大器包括第一前置放大器、第二前置放大器，所述第一前置放大器、第二前置放大器、動態鎖存比較器順次連接，所述傳輸門開關包括差分信號傳輸門開關、參考信號傳輸門開關，所述差分信號傳輸門開關與所述第一前置放大器連接，所述參考信號傳輸門開關分別與所述第一前置放大器、第二前置放大器、動態鎖存比較器連接，所述差分信號傳輸門開關、參考信號傳輸門開關分別用于差分信號、參考信號的輸入；其還包括耦合電容，所述第一前置放大器與所述第二前置放大器之間，所述第二前置放大器與所述動態鎖存比較器之間分別連接有所述耦合電容，所述動態鎖存比較器的輸出端VOUT連接SAR控制邏輯電路，所述第一前置放大器、第二前置放大器、動態鎖存比較器分別連接使能信號ENC、ENB，所述第一前置放大器、第二前置放大器分別連接有使能信號ENA，所述動態鎖存比較器連接有使能信號END，所述使能信號ENC、ENB、ENA、END為高電平或低電平。

其進一步特征在于，

所述傳輸門開關包括開關S1、S2、S3、S4、S5、S6、S7、S8，其中所述差分信號傳輸門開關包括所述開關S1、S2，所述參考信號傳輸門開關包括開關S3、S4、S5、S6、S7、S8；

所述耦合電容包括電容C1～C4；